極薄SOI MOSFETへのhigh-k材料導入法に関する検討(<特集>プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
自己加熱効果抑制の一手段は、埋め込み絶縁膜に熱伝導度の大きいhigh-k材料を導入することである。しかし、埋め込み絶縁膜へのhigh-k材料導入は、SOI MOSFETの動作特性を劣化させる。そこで、埋め込み絶縁膜にhigh-k材料を導入する際には、ゲート絶縁膜にもhigh-k材料を導入する必要があることを示す。一般に、埋め込み絶縁膜の全体をhigh-k材料で置き換えることは製法上用意ではない。そこで、トレンチアイソレーション技術を応用した、自己加熱効果抑制に効果的な新しいSOI MOSFET構造を提案する。この構造では、ソース及びドレインから基板方向に実効的な熱放散路を設けるので、素子全体の格子温度上昇を抑制することができることを示す。
- 2004-09-21
著者
-
大村 泰久
関西大学システム理工学部
-
大村 泰久
関西大学大学院:関西大学先端科学技術推進機構
-
大村 泰久
関西大学大学院:関西大学・先端科学技術推進機構
-
小宮 健治
関西大学大学院
-
川本 敏貴
関西大学大学院工学研究科
関連論文
- 薄層SOIデバイスの性能、有用性と今後の展開の見通し : 20年前の議論、10年前の議論と現在の課題(プロセス・デバイス・回路シミュレーション及び一般)
- GAA MOSFETの極限微細化指針の検討--モデルによるサブ30nmチャネルデバイスの実現性に関する考察 (シリコン材料・デバイス)
- C-3-51 フォトニック結晶導波路によるシャープUターン構造リング共振器(フォトニック結晶)(C-3.光エレクトロニクス)
- 単一モード用シリコン導波路のための入出力端子構造の検討
- Siプローブを用いたμ-Pseudo-MOS法によるSOI薄膜層評価の基礎検討(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術)
- Siプローブを用いたμ-Pseudo-MOS法によるSOI薄膜層評価の基礎検討(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術)
- Siプローブを用いたμ-Pseudo-MOS法によるSOI薄膜層評価の基礎検討(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術)
- GAA-MOSFETの極限微細化指針の検討 : モデルによるサブ30nmチャネルデバイスの実現性に関する考察(プロセス・デバイス・回路シミュレーション及び一般)
- 1.マルチゲートFinFETのシミュレーション(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- C-4-17 矩形空気孔を矩形格子状に配置したフォトニック結晶導波路に関する検討(C-4.レーザ・量子エレクトロニクス,一般講演)