極薄膜SOIデバイスにおける量子力学的効果と輸送現象(<特集>半導体エレクトロニクス)
スポンサーリンク
概要
- 論文の詳細を見る
This paper describes what happens when the silicon layer is extremely thinned. The discussion shows that quantum mechanical short-channel effects impose limits on the down-scaling of SOI MOSFET devices. However, thinning the silicon layer should bring new possibilities such as mobility enhancement, velocity overshoot and so on. Related device physics are also discussed in order to consider new device applications for the future.
- 社団法人日本材料学会の論文
- 2001-04-15
著者
関連論文
- 薄層SOIデバイスの性能、有用性と今後の展開の見通し : 20年前の議論、10年前の議論と現在の課題(プロセス・デバイス・回路シミュレーション及び一般)
- GAA MOSFETの極限微細化指針の検討--モデルによるサブ30nmチャネルデバイスの実現性に関する考察 (シリコン材料・デバイス)
- Siプローブを用いたμ-Pseudo-MOS法によるSOI薄膜層評価の基礎検討(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術)
- Siプローブを用いたμ-Pseudo-MOS法によるSOI薄膜層評価の基礎検討(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術)
- Siプローブを用いたμ-Pseudo-MOS法によるSOI薄膜層評価の基礎検討(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術)
- GAA-MOSFETの極限微細化指針の検討 : モデルによるサブ30nmチャネルデバイスの実現性に関する考察(プロセス・デバイス・回路シミュレーション及び一般)
- ナノスケールSOI MOSFETの閾値電圧シフトに対するバンド非放物線性の影響に関するモデルの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 極薄シリコン層を有するSOI MOSFETにおける(001)面及び、(111)面のフォノン散乱電子移動度のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- High-k Gate絶縁膜を持つUnderlap Single-Gate極薄SOI MOSFETのデバイス特性とばらつきの抑制(プロセス・デバイス・回路シミュレーション及び一般)
- 極薄シリコン層を有するSOI MOSFETにおける(001)面及び、(111)面のフォノン散乱電子移動度のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
- High-k Gate絶縁膜を持つUnderlap Single-Gate極薄SOI MOSFETのデバイス特性とばらつきの抑制(プロセス・デバイス・回路シミュレーション及び一般)
- 極微細SOI MOSFETにおけるソース・ドレイン設計法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 極微細SOI MOSFETにおけるソース・ドレイン設計法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETにおけるキャリア・ホット化現象の理論的解析
- 極薄SOI MOSFETへのhigh-k材料導入法に関する検討(プロセス・デバイス・回路シミュレーション及び一般)
- 極薄SOI MOSFETへのhigh-k材料導入法に関する検討(プロセス・デバイス・回路シミュレーション及び一般)
- ソース・ドレーン領域に極薄SiN_x膜を形成したTFTドレーン電流の温度依存性(半導体材料・デバイス)
- シミュレーションによるシリコン酸化膜の成長機構に関する検討
- シミュレーションによるシリコン酸化膜の成長機構に関する検討
- 誘電体隔壁付き電界放出型電子源のシミュレーションによる動作特性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 誘電体隔壁付き電界放出型電子源のシミュレーションによる動作特性評価(プロセス・デバイス・回路シミュレーション及び一般)
- 極薄膜SOIデバイスにおける量子力学的効果と輸送現象(半導体エレクトロニクス)
- 低エネルギーLSI応用に向けたXCT-SOI CMOSの微細化指針に関する検討(プロセス・デバイス・回路シミュレーション及び一般)