ストレス条件とSILC特性の関係についての実験的考察とシミュレーション結果によるメカニズムの検討
スポンサーリンク
概要
- 論文の詳細を見る
MOSキャパシタにおける電子注入によるSILCの伝導機構を検討した。低電流ストレス後はゲート電圧1.5V以下の領域でのストレス起因による電流増加と2V以上の領域での電流減少が見出される。一方、高電流ストレスは、前者と同様に1.5V以下の領域での電流増加と2.5V付近での電流増加をもたらすことを示す。また、実験で得られたゲート電圧1.5V以下のSILCとゲート電圧1.5V以上のSILCでは伝導機構が異なる可能性があることを述べる。シミュレーション結果から、印加電圧1.5V以下におけるSILCには界面ラフネスが大きく影響しており、印加電圧1.5V以上では欠陥を経由するトンネル電流の寄与が大きいことが示唆される。
- 社団法人電子情報通信学会の論文
- 2000-09-15
著者
-
大村 泰久
関西大学システム理工学部
-
大村 泰久
関西大学工学部電子工学科
-
大村 泰久
関西大学大学院:関西大学先端科学技術推進機構
-
大村 泰久
関西大学工学部
-
小宮 健治
関西大学大学院
-
小宮 健治
関西大学工学部電子工学科
関連論文
- 薄層SOIデバイスの性能、有用性と今後の展開の見通し : 20年前の議論、10年前の議論と現在の課題(プロセス・デバイス・回路シミュレーション及び一般)
- C-3-51 フォトニック結晶導波路によるシャープUターン構造リング共振器(フォトニック結晶)(C-3.光エレクトロニクス)
- 単一モード用シリコン導波路のための入出力端子構造の検討
- GAA-MOSFETの極限微細化指針の検討 : モデルによるサブ30nmチャネルデバイスの実現性に関する考察(プロセス・デバイス・回路シミュレーション及び一般)
- テラビット級超高密度情報記憶ストレージのナノテクノロジー開発
- 1.マルチゲートFinFETのシミュレーション(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- C-4-17 矩形空気孔を矩形格子状に配置したフォトニック結晶導波路に関する検討(C-4.レーザ・量子エレクトロニクス,一般講演)
- CS-1-7 矩形空気孔を正方格子状に配置したシリコンフォトニック結晶スラブに形成した線欠陥導波路(CS-1.大規模電磁界解析への挑戦と事例紹介,シンポジウム)
- C-4-30 シリコン光スイッチにおける光ゲート構造の検討
- C-4-29 フォトニック結晶光導波路における欠陥誘起パスバンドの光チューニング