A Novel Dynamically Reconfigurable Hardware-based Cipher (特集 システムLSIの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
This paper describes a 64-bit-block, 128-bit-key, dynamically reconfigurable hardware-based cipher, called Chameleon, in which two 32-cell, 8-context dynamically reconfigurable hardware units are employed to generate new data-dependent subkeys for each of the 16 iterations in the encryption/decryption process. The proposed architecture has been implemented by means of the 0.6μm CMOS 3LM technology, using 65.6K transistors and attaining a maximum throughput of 317.5Mbps. The new approach provides distinctive features of enhanced complexity and hlexibility, while demonstrating suitability for embedded encryption/decryption applications
- 一般社団法人情報処理学会の論文
- 2001-04-15
著者
-
Onoye Takao
Graduate School Of Engineering Osaka University
-
Shirakawa I
Univ. Hyogo Kobe‐shi Jpn
-
Shirakawa Isao
Graduate School Of Applied Informatics University Of Hyogo
-
Shirakawa I
Graduate School Of Applied Informatics University Of Hyogo
-
Zaldy Andales
Graduate School Of Engineering Osaka University:institute Of Mathematical Sciences And Physics Unive
-
MITSUYAMA Yukio
Graduate School of Information Science and Technology, Osaka University
-
Mitsuyama Yukio
Department Of Information Systems Engineering Osaka University
-
Andales Zaldy
Graduate School of Engineering, Osaka University
関連論文
- メディア処理向け再構成可能アーキテクチャでの動画像復号処理の実現(VLSI設計技術とCAD)
- 雛型を用いた携帯電話向け3Dユーザインタフェースカスタマイズシステムの検討(モバイルマルチメディアアプリケーション,モバイルP2P,画像符号化,ストリーム技術)
- シングルタイルJPEG2000コーデックのシステム構成
- 携帯機器における動画像ストリーム高速簡略復号の一手法(スマートパーソナルシステム,一般)
- ダイナミックスペクトルアクセスを用いたコグニティブ無線ネットワークにおけるノード位置推定手法の一検討(社会ネットワーク)
- 柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- DCT領域Distributed Video Codingにおける尤度推定手法(ITS画像処理,映像メディア及び一般)
- DCT領域Distributed Video Codingにおける尤度推定手法(符号化,ITS画像処理,映像メディア及び一般)
- M-048 雛型を用いた携帯電話向けUser Interfaceシステムの開発(ユビキタス・モバイルコンピューティング,一般論文)
- Single Chip Implementation of Motion Estimator Dedicated to MPEG2 MP@HL (Special Section on Digital Signal Processing)
- アンビエント情報環境のための無線アクセスに関する一検討 : 無線分散ネットワーク技術からのアプローチ(ヘテロジニアスネットワーク,移動通信ワークショップ)
- AS-2-2 ダイナミックスペクトルアクセスを用いたOFDM無線送受信機のFPGA実装(AS-2.ディジタル信号処理システムの実装技術,シンポジウムセッション)
- DCT領域Distributed Video Codingにおける尤度推定手法(符号化,ITS画像処理,映像メディア及び一般)
- 家庭用ビデオカメラにおける動画像のノイズ評価(スマートパーソナルシステム,一般)
- インペインティングに基づく実時間デインタレース処理のハードウェアアーキテクチャ(スマートパーソナルシステム,一般)
- MCMCを用いた効率的な歩行者認識に関する研究(スマートパーソナルシステム,一般)
- 確率的動作モデルを用いたオシレータベース物理乱数生成器の設計手法
- アンビエント情報環境のための無線アクセスに関する一検討 : 無線分散ネットワーク技術からのアプローチ(ヘテロジ二アスネットワーク,移動通信ワークショップ)
- アンビエント情報環境のための無線アクセスに関する一検討 : 無線分散ネットワーク技術からのアプローチ(ヘテロジニアスネットワーク,移動通信ワークショップ)
- 高時間分解能を実現するSETパルス幅測定回路の提案(ディペンダブル設計,物理設計及び一般)
- 透過減衰を考慮した無線ホームネットワーク向け位置推定
- 解析的二次音源モデルに基づく回折のレイトレーシングシミュレーション
- A-20-14 特徴点追跡を用いた動き補償フレーム補間手法(A-20. スマートインフォメディアシステム,一般セッション)
- 柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価
- AS-1-4 製造ばらつきや環境変動を許容するサブスレッショルド回路設計(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
- 低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価
- レイアウトを考慮した基板バイアスクラスタリング手法(低消費電力設計,システムオンシリコンを支える設計技術)
- サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証(低消費電力設計,システムオンシリコンを支える設計技術)
- Design of Ogg Vorbis Decoder System for Embedded Platform(VLSI Design Technology and CAD, Papers Selected from the 19th Symposium on Signal Processing)
- A Low-Power DSP Core Architecture for Low Bitrate Speech Codec(Special Section on Digital Signal Processing)
- Code Efficiency Evaluation for Embedded Processors(Special Section of Selected Papers from the 14th Workshop on Circuits and Systems in Karuizawa)
- A 25kV ESD Proof LDMOSFET with a Turn-on Discharge MOSFET
- A Single Chip Automotive Control LSI Using SOI Bipolar Complimentary MOS Double-Diffused MOS
- A 200V CMOS SOI IC with Field-Plate Trench Isolation for EL Displays
- A Single Chip Automotive Control LSI Using SOI BiCDMOS
- Implementation of Multi-Agent Object Attention System Based on Biologically Inspired Attractor Selection
- Embedded System Implementation of Sound Localization in Proximal Region
- A-20-9 H.264 CABAC復号器の高速化に関する一検討(A-20.スマートインフォメディアシステム,一般セッション)
- Architecture of IEEE802.11i Cipher Algorithms for Embedded Systems(Selected Papers from the 17th Workshop on Circuits and Systems in Karuizawa)
- Transistor Sizing of LCD Driver Circuit for Technology Migration(Circuit Synthesis,VLSI Design and CAD Algorithms)
- A Sampling Switch Design Procedure for Active Matrix Liquid Crystal Displays(Circuit Synthesis,VLSI Design and CAD Algorithms)
- Real-Time Human Object Extraction Method for Mobile Systems Based on Color Space Segmentation(Selected Papers from the 18th Workshop on Circuits and Systems in Karuizawa)
- Object Sharing Scheme for Heterogeneous Environment
- Wireless Digital Video Transmission System Using IEEE802.11b PHY with Error Correction Block Based ARQ Protocol(Special Issue on Mobile Multimedia Communications)
- Error Detection by Digital Watermarking for MPEG-4 Video Coding(Special Section on Papers Selected from ITC-CSCC 2001)
- An Embedded Zerotree Wavelet Video Coding Algorithm with Reduced Memory Bandwidth
- A VLSI Architecture for Motion Estimation Core Dedicated to H.263 Video Coding(Special Issue on Multimedia, Network, and DRAM LSIs)
- Single Chip Implementation of MPEG2 Decoder for HDTV Level Pictures (Special Section of Selected Papers from the 8th Karuizawa Workshop on Circuits and Systems)
- High-Level Synthesis of a Multithreaded Processor for Image Generation
- Efficient Memory Organization Framework for JPEG2000 Entropy Codec
- 組込み向けメディア処理プロセッサの最新動向
- インペインティングに基づくデインタレースの画質特性評価 (スマートインフォメディアシステム)
- 多重領域分割に基づく複数の手掛りを用いた画像構造識別手法 (スマートインフォメディアシステム)
- Trade-Off Analysis between Timing Error Rate and Power Dissipation for Adaptive Speed Control with Timing Error Prediction
- An Experimental Study on Body-Biasing Layout Style Focusing on Area Efficiency and Speed Controllability
- Area-Efficient Reconfigurable Architecture for Media Processing
- 映像コンテンツ同時閲覧のための負荷適応デコーダ制御手法
- Measurement Circuits for Acquiring SET Pulse Width Distribution with Sub-FO1-Inverter-Delay Resolution
- 3D Sound Rendering for Multiple Sound Sources Based on Fuzzy Clustering
- Implementation of Java Accelerator for High-Performance Embedded Systems(Simulation Acceletor)(VLSI Design and CAD Algorithms)
- Implementation of Java Accelerator for High-Performance Embedded Systems
- A Novel Dynamically Reconfigurable Hardware-based Cipher (特集 システムLSIの設計技術と設計自動化)
- 電源ノイズに注目した電源遮断法の実機評価(ポスター講演,学生・若手研究会)
- 動的再構成可能アーキテクチャによる故障回避機構の定量的信頼性評価(信頼性,非同期)
- Retinex階調補正におけるハロー効果の抑制に関する検討(スマートパーソナルシステム,一般)
- 多重領域分割に基づく複数の手掛りを用いた画像構造識別手法(スマートパーソナルシステム,一般)
- インペインテイングに基づくデインタレースの画質特性評価(スマートパーソナルシステム,一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- フレームメモリ容量削減のための準可逆画像圧縮手法(システムと信号処理及び一般)
- メトロポリス・ヘイスティングス法を用いた物体検出手法の並列化検討 (スマートインフォメディアシステム)
- ダイナミックスペクトルアクセスを用いた無線通信向けの伝搬路補償手法に関する一検討 (回路とシステム)
- ダイナミックスペクトルアクセスを用いた無線通信向けの伝搬路補償手法に関する一検討 (信号処理)
- ダイナミックスペクトルアクセスを用いた無線通信向けの伝搬路補償手法に関する一検討 (通信方式)
- 動き検出履歴とコスト最適化に基づくデインタレース手法に関する検討 (スマートインフォメディアシステム)
- A-20-7 GPUレイトレーサと多音源音像定位手法を用いた対話的な三次元音場生成システム(A-20.スマートインフォメディアシステム,一般セッション)
- Stress Probability Computation for Estimating NBTI-Induced Delay Degradation
- メトロポリス・ヘイスティングス法を用いた物体検出手法の並列化検討(ソフトコンピューティング,一般)
- ダイナミックスペクトルアクセスを用いた無線通信向けの伝搬路補償手法に関する一検討(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- ダイナミックスペクトルアクセスを用いた無線通信向けの伝搬路補償手法に関する一検討(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- ダイナミックスペクトルアクセスを用いた無線通信向けの伝搬路補償手法に関する一検討(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)