Inter-OS Communications for a Real-Time Dual-OS Monitor
スポンサーリンク
概要
- 論文の詳細を見る
Virtualization solutions that support collaboration among its guest OS enable the development of safe complex software architectures. Most studies addressing inter-OS communications focus on throughput improvements for hypervisors targeted at server consolidation or cluster computing. However, research on inter-OS communications for hard real-time virtualization, which requires different communication patterns and predictable latencies rather than high throughput, is still scarce. We present a novel approach to inter-OS communications based on a globally scheduled real-time dual-OS monitor that enables specifying the priority and bandwidth of each communication channel or port. Our approach takes advantage of memory and time isolation asymmetries to implement preemptable low-overhead communications. Three real-time communication patterns are supported: lock-free unqueued messages, priority-based message queues and shared memory. The architecture was implemented and compared to previous approaches to demonstrate its advantages for hard real-time virtualized systems.
- 2011-04-06
著者
-
Daniel Sangorrin
Graduate School of Information Science, Nagoya University
-
Shinya Honda
Graduate School of Information Science, Nagoya University
-
Hiroaki Takada
Graduate School of Information Science, Nagoya University
-
Shinya Honda
Graduate School Of Information Science Nagoya University
-
Takada Hiroaki
Graduate School Of Information Science Nagoya University
-
Daniel Sangorrin
Graduate School Of Information Science Nagoya University
-
Hiroaki Takada
Graduate School Of Information Science Nagoya University
関連論文
- A realization of RPC in embedded component systems (システムLSI設計技術・組込みシステム・組込技術とネットワークに関するワークショップETNET2008)
- Integrated Scheduling in a Real-Time Embedded Hypervisor
- Effective hardware task context switching in Virtex-4 FPGAs (VLSI設計技術)
- Effective hardware task context switching in Virtex-4 FPGAs (コンピュータシステム)
- Effective hardware task context switching in Virtex-4 FPGAs (リコンフィギャラブルシステム)
- Efficient Design Space Exploration at System Level with Automatic Profiler Instrumentation
- Integrated Scheduling in a Real-Time Embedded Hypervisor
- Task migration for energy savings in multiprocessor real-time systems (VLSI設計技術)
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- A realization of RPC in embedded component systems (コンピュータシステム・組込技術とネットワークに関するワークショップETNET2008)
- A realization of RPC in embedded component systems (ディペンダブルコンピューティング・組込技術とネットワークに関するワークショップETNET2008)
- Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis
- Effective Scheduling Algorithms for I/O Blocking with a Multi-Frame Task Model
- An Effective GA-Based Scheduling Algorithm for FlexRay Systems
- A Realization of RPC in Embedded Component Systems
- Inter-OS Communications for a Real-Time Dual-OS Monitor
- Inter-OS Communications for a Real-Time Dual-OS Monitor
- HW/SW Cosimulation Framework Based on Software Component System
- HW/SW Cosimulation Framework Based on Software Component System
- Partitioning of Behavioral Descriptions with Exploiting Function-Level Parallelism
- Function-Level Partitioning of Sequential Programs for Efficient Behavioral Synthesis
- Function Call Optimization for Efficient Behavioral Synthesis
- An RTOS-Based Design and Validation Methodology for Embedded Systems(System Programs)
- RTOS-Centric Cosimulator for Embedded System Design
- Static Task Scheduling Algorithms Based on Greedy Heuristics for Battery-Powered DVS Systems
- Automatic Communication Synthesis with Hardware Sharing for Multi-Processor SoC Design
- Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs : Hardware and Reconfiguration Layers
- Partitioning and Allocation of Scratch-Pad Memory for Energy Minimization of Priority-Based Preemptive Multi-Task Systems
- A Novel Framework for Effective Preemptive Hardware Multitasking on FPGAs
- Integrated Scheduling for a Reliable Dual-OS Monitor
- Integrated Scheduling for a Reliable Dual-OS Monitor
- Embedded System Covalidation with RTOS Model and FPGA
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法
- 車載制御システム向けパーティショニング機構
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト
- ストリームLDMにおける地図データのストリーム化機構の設計と評価
- 車載データ統合アーキテクチャにおけるセンサ変更時のソフトウェア設計容易性の検討
- Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework
- CPU affinityによる汎用OSのリアルタイム性向上手法
- Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework
- A Generalized Framework for Energy Savings in Hard Real-Time Embedded Systems
- マルチコア向け組込みリアルタイムシステムの省電力機構
- Efficient Design Space Exploration at System Level with Automatic Profiler Instrumentation
- A Fast Performance Estimation Framework for System-Level Design Space Exploration
- Embedded System Covalidation with RTOS Model and FPGA
- Partitioning and Allocation of Scratch-Pad Memory in Priority-Based Multi-Task Systems
- Worst Case Response Time Analysis for Messages in Controller Area Network with Gateway
- Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis
- SafeG-MP : マルチコア対応の組込みシステム向け仮想化環境(ソフトウェアシステム,システム開発論文)
- マルチコア対応RTOSのハードウェア化による性能向上(ソフトウェアシステム,システム開発論文)
- Dynamic Power Management for Embedded System Idle State in the Presence of Periodic Interrupt Services
- SafeGを用いた汎用OSの監視手法(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- SafeGを用いた汎用OSの監視手法(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- 車載制御システム向けパーティショニング機構(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs
- A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- 車載制御システム向けパーティショニング機構(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- A Channel-based Communication/Synchronization Model for SW-HW Multitasking on Dynamically Partially Reconfigurable FPGAs
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)