Efficient Design Space Exploration at System Level with Automatic Profiler Instrumentation
スポンサーリンク
概要
- 論文の詳細を見る
As the complexity of embedded systems grows, design space exploration at a system level plays a more important role than before. In the system-level design, system designers start from describing functionalities of the system as processes and channels, and then decide mapping of them to various Processing Elements (PEs) including processors and dedicated hardware modules. A mapping decision is evaluated by simulation or FPGA-based prototyping. Designers iterate mapping and evaluation until all design requirements are met. We have developed two profilers, a process profiler and a memory profiler, for FPGA-based performance analysis of design candidates. The process profiler records a trace of process activations, while the memory profiler records a trace of channel accesses. According to mapping of processes to PEs, the profilers are automatically configured and instrumented into FPGA-based system prototypes by a system-level design tool that we have developed. Designers therefore need to manually modify neither the system description nor the profilers upon each change of process mapping. In order to demonstrate the effectiveness of our profilers, two case studies are conducted where the profiles are used for design space exploration of AES encryption and MPEG4 decoding systems.
- 一般社団法人情報処理学会の論文
- 2010-08-16
著者
-
Shinya Honda
Graduate School of Information Science, Nagoya University
-
Hiroaki Takada
Graduate School of Information Science, Nagoya University
-
Shinya Honda
Graduate School Of Information Science Nagoya University
-
Hiroaki Takada
Graduate School Of Information Science Nagoya University
-
Hiroyuki Tomiyama
College of Science and Engineering, Ritsumeikan University
-
Seiya Shibata
Graduate School of Information Science Nagoya University
-
Yuki Ando
Graduate School of Information Science, Nagoya University
関連論文
- Integrated Scheduling in a Real-Time Embedded Hypervisor
- Effective hardware task context switching in Virtex-4 FPGAs (VLSI設計技術)
- Effective hardware task context switching in Virtex-4 FPGAs (コンピュータシステム)
- Effective hardware task context switching in Virtex-4 FPGAs (リコンフィギャラブルシステム)
- Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis
- Inter-OS Communications for a Real-Time Dual-OS Monitor
- Inter-OS Communications for a Real-Time Dual-OS Monitor
- HW/SW Cosimulation Framework Based on Software Component System
- HW/SW Cosimulation Framework Based on Software Component System
- Partitioning of Behavioral Descriptions with Exploiting Function-Level Parallelism
- Function-Level Partitioning of Sequential Programs for Efficient Behavioral Synthesis
- Function Call Optimization for Efficient Behavioral Synthesis
- An RTOS-Based Design and Validation Methodology for Embedded Systems(System Programs)
- RTOS-Centric Cosimulator for Embedded System Design
- Automatic Communication Synthesis with Hardware Sharing for Multi-Processor SoC Design
- Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs : Hardware and Reconfiguration Layers
- A Novel Framework for Effective Preemptive Hardware Multitasking on FPGAs
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法
- 車載制御システム向けパーティショニング機構
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト
- ストリームLDMにおける地図データのストリーム化機構の設計と評価
- 車載データ統合アーキテクチャにおけるセンサ変更時のソフトウェア設計容易性の検討
- CPU affinityによる汎用OSのリアルタイム性向上手法
- Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework
- A Generalized Framework for Energy Savings in Hard Real-Time Embedded Systems
- マルチコア向け組込みリアルタイムシステムの省電力機構
- Efficient Design Space Exploration at System Level with Automatic Profiler Instrumentation
- A Fast Performance Estimation Framework for System-Level Design Space Exploration
- Embedded System Covalidation with RTOS Model and FPGA
- Partitioning and Allocation of Scratch-Pad Memory in Priority-Based Multi-Task Systems
- SafeG-MP : マルチコア対応の組込みシステム向け仮想化環境(ソフトウェアシステム,システム開発論文)
- マルチコア対応RTOSのハードウェア化による性能向上(ソフトウェアシステム,システム開発論文)
- Dynamic Power Management for Embedded System Idle State in the Presence of Periodic Interrupt Services
- SafeGを用いた汎用OSの監視手法(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- SafeGを用いた汎用OSの監視手法(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- 車載制御システム向けパーティショニング機構(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- 車載制御システム向けパーティショニング機構(車載システム,組込み技術とネットワークに関するワークショップETNET2013)
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)