Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis
スポンサーリンク
概要
- 論文の詳細を見る
In general, standard benchmark suites are critically important for researchers to quantitatively evaluate their new ideas and algorithms. This paper proposes CHStone, a suite of benchmark programs for C-based high-level synthesis. CHStone consists of a dozen of large, easy-to-use programs written in C, which are selected from various application domains. This paper also analyzes the characteristics of the CHStone benchmark programs, which will be valuable for researchers to use CHStone for the evaluation of their new techniques. In addition, we present future challenges to be solved towards the practical high-level synthesis.
- 一般社団法人情報処理学会の論文
- 2009-10-15
著者
-
高田 広章
豊橋技科大
-
Hiroyuki Tomiyama
Ritsumeikan University
-
Hiroaki Takada
Nagoya University
-
Shinya Honda
Graduate School of Information Science, Nagoya University
-
Hiroaki Takada
Graduate School of Information Science, Nagoya University
-
Yuko Hara
Graduate School Of Information Science Nagoya University | Research Fellow Of The Japan Society For
-
Shinya Honda
Graduate School Of Information Science Nagoya University
-
高田 広章
名古屋大学大学院情報科学研究科附属組込みシステム研究センター|名古屋大学大学院情報科学研究科情報システム学専攻
-
Takada Hiroaki
Nagoya Univ.
-
高田 宏章
豊橋技術科学大学情報工学系
-
高田 広
東京大学理学部
-
高田 広章
名古屋大 大学院情報科学研究科 組込みシステム研究セ
-
高田 広章
東大・理
-
高田 広章
Nagoya University
-
Hiroyuki Tomiyama
Graduate School of Information Science, Nagoya University
-
Hiroaki Takada
Graduate School Of Information Science Nagoya University
-
Yuko Hara
Graduate School of Information Science Nagoya University
-
Hiroyuki Tomiyama
Graduate School of Information Science Nagoya University
関連論文
- 2.ソフトウェアとハードウェアの協調による組込みシステムの消費エネルギー最適化(未来を切り拓く最先端VLSIテクノロジー)
- 自動車制御システムのエラーモデル記述による安全性分析手法(安全性及び一般)
- 組込みシステムのタスク内DVFSのための実行トレースマイニング(コンパイラ,システムオンシリコンを支える設計技術)
- An Efficient Analysis of Worst Case Flush Timings for Branch Predictors(Processor Architecture)
- 車載用通信プロトコル(スケーラブルCAN)開発
- 第1回 組込みシステム概要(講座 画像処理技術者のための組込み入門)
- A scratch-pad memory management framework for embedded real-time systems (VLSI設計技術)
- ビットエラー通信路におけるスケーラブルCANの動作解析
- プリエンプティブなマルチタスク環境におけるスクラッチパッドメモリ領域分割法(組込みシステム技術)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- CANの高速化に関する研究(一般セッション2:分散システムと車載ネットワーク)
- LSIの設計品質はCADツールの使いこなしが決める! : CAD技術の研究開発なくして高性能LSIはない
- アーキテクチャ記述言語による設計と一体化した制御システムのリスク分析(ソフトウェア開発支援,システム開発論文)
- コンポーネントシステムを用いた組込みシステム向けアクセス制御機構(組込みシステム,システム開発論文)
- A realization of RPC in embedded component systems (システムLSI設計技術・組込みシステム・組込技術とネットワークに関するワークショップETNET2008)
- 組込みコンポーネントシステム向け保護機構の開発(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- 対称型マルチコアシステムのエンジン制御ソフトウェアへの適用
- Simultaneous Allocation and Binding Considering Multiplexers in High-Level Synthesis
- UMLモデルのC言語実装におけるTECSの適用事例
- プリエンプティブなマルチタスク環境におけるスクラッチパッドメモリ領域分割法(組込みシステム技術)
- FlexRayのダイナミックセグメントにおけるメッセージの最大遅れ時間解析(検証/テストとデバッグ,組込みシステム工学)
- 組込みコンポーネントシステム向け保護機構の開発(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- 組込みコンポーネントシステム向け保護機構の開発(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- 組込みコンポーネントシステム向け保護機構の開発(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- オフセット付きCANメッセージの正確な最大遅れ時間解析
- Integrated Scheduling in a Real-Time Embedded Hypervisor
- 時間保護のためのタスク起動遅延付き階層型スケジューリングアルゴリズム
- メモリ共有を考慮した RPC システム
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- 分散リアルタイムシステムの端点間処理における応答時間の確率的解析
- 10MbpsCANプロトコルの設計と評価
- 自動車制御分散システムの静的スケジューリング手法(実時間処理)
- 組込みシステムにおける低消費エネルギー志向の効率的なスラック時間の導出
- 組込みリアルタイムシステムにおけるスクラッチパッドメモリ管理技術
- 3.ITRONデバッギングインタフェース仕様の評価実装
- 組込みシステムの消費エネルギー最適化
- 組込みシステム研究会(研究会千夜一夜)
- 特集「組込みシステム工学」の編集にあたって
- 標準リアルタイムOS仕様--μITRON仕様 (特集 新時代を担う計装・情報化テクノロジー --その可能性を探る--計装・情報化テクノロジーの活用視点と役割)
- 組み込みソフトウェア開発の現状と課題 (特集 組み込みシステム)
- A realization of RPC in embedded component systems (コンピュータシステム・組込技術とネットワークに関するワークショップETNET2008)
- A realization of RPC in embedded component systems (ディペンダブルコンピューティング・組込技術とネットワークに関するワークショップETNET2008)
- Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis
- A Realization of RPC in Embedded Component Systems
- バス調停の遅延時間見積もりのための確率的数学モデル
- バス調停の遅延時間見積もりのための確率的数学モデル
- DEPSプロファイルの評価法とそれを利用したチェックポイント選定
- DEPSプロファイルの評価法とそれを利用したチェックポイント選定
- 組込み向け高信頼デュアルOSモニタのマルチコアアーキテクチャへの適用
- 組込み向け高信頼デュアルOSモニタのマルチコアアーキテクチャへの適用
- リアルタイムアプリケーション向けタスク処理定義可能なスケジューリングシミュレータ
- リアルタイムアプリケーション向けタスク処理定義可能なスケジューリングシミュレータ
- マルチプロセッサ環境におけるタイミング依存のシナリオを実行可能なシミュレーション機構
- マルチプロセッサ環境におけるタイミング依存のシナリオを実行可能なシミュレーション機構
- 消費エネルギーを意識した可逆圧縮データ受信
- 消費エネルギーを意識した可逆圧縮データ受信
- マルチプロセッサ対応RTOSに対するAPIテストの実施
- テストプログラム生成ツールのフロントエンドプロセッサの開発
- マルチプロセッサ対応RTOS向けテストプログラム生成ツールにおけるプロセッサ間同期の実現
- マルチプロセッサ対応RTOSに対するAPIテストの実施
- テストプログラム生成ツールのフロントエンドプロセッサの開発
- マルチプロセッサ対応RTOS向けテストプログラム生成ツールにおけるプロセッサ間同期の実現
- ハードウェアの振舞いを考慮したスピンロックのモデル検査
- ハードウェアの振舞いを考慮したスピンロックのモデル検査
- ストリーム処理を用いた車々間通信データのフィルタリング方式
- 時間保護のためのタスク起動遅延付き階層型スケジューリングアルゴリズム
- オフセット付きCANメッセージの正確な最大遅れ時間解析
- マルチプロセッサ対応システムレベル設計環境SystemBuilder-MP(ソフトウェアシステム)
- 車載システム向けストリームデータ処理の提案と評価
- 車載システム向けストリームデータ処理の提案と評価
- DEPSフレームワークにおける最悪実行時間と平均消費エネルギーのタスク内解析手法(プロセッサ設計,システムオンシリコンを支える設計技術)
- 実行トレースを用いた組込みシステムにおけるタスク内DVFSのためのチェックポイント抽出
- 組込システム用RTOSの現状--情報機器に広がるリアルタイムオペレーティングシステム
- 組み込みシステムに要求されるソケットインタ-フェ-スとは--TCP/IPプロトコルスタックの問題点とITRON TCP/IP API仕様 (特集 21世紀の組み込み機器の必須技術--インタ-ネット家電時代のEthernetとTCP/IP活用法)
- 階層型状態遷移図に基づく安全分析手法
- 組込みシステムにおける消費エネルギー削減のためのスラック時間の活用
- 組込みシステムにおける消費エネルギー削減のためのスラック時間の活用
- Cloudia:車載データ統合プラットフォーム-基本コンセプト-
- Cloudia:車載データ統合プラットフォーム-基本コンセプト-
- 階層型状態遷移図に基づく安全分析手法
- マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例(設計フレームワーク)
- 状態遷移図に着目した安全分析手法(信頼性、保全性、安全性)
- 車載組込みシステムのディペンダビリティ(招待講演)
- 命令セットシミュレータの実行制御機構を用いたマルチプロセッサRTOSのテスト効率化手法(ソフトウェアシステム,学生論文)
- 組織紹介 一般社団法人TERASの紹介(前編)安心・安全・快適な社会のために全ドキュメントのトレーサビリティを目指す
- 階層型状態遷移図に基づく安全分析手法 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- スケーラブルCANプロトコルの設計と評価
- 階層型状態遷移図に基づく安全分析手法 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- μITRONベースのRTOS向けテストプログラム生成ツール(ソフトウェア工学)
- 車載組込みシステム向けデータストリーム管理の静的スケジューリング方式
- 最大遅れ時間解析によるスケーラブルCANプロトコルの性能評価
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- スクラッチパッドメモリの実行時管理機能を有するリアルタイムOSの実装および評価(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- スクラッチパッドメモリの実行時管理機能を有するリアルタイムOSの実装および評価(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- 車載制御ネットワーク技術とその発展性 (小特集 車と情報通信技術)