65nmCMOSテクノロジによる6bit任意デジタル雑音エミュレータの開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

スポンサーリンク

概要

• 論文の詳細を見る

• 時分割寄生容量列(time-series charging of divided parasitic capacitance:TSDPC)モデルに基づいたCMOSデジタル回路の電源雑音発生をエミュレートする任意雑音発生回路(arbitrary noise generator:ANG)を提案する.プロトタイプは128ワードのSRAMによって容量値を任意設定可能な32セル×32セルの6ビットTSDPCセルアレイで,65nm 1.2V CMOSテクノロジを用いて実装しサイズは2×2mm^2である.本回路を用いて,レジスタ列や演算装置などのロジックコアのデジタル雑音のエミュレーションを行い,電源,グラウンド,基板での雑音波形をオンチップモニタによって取得した.

• 2009-09-24

著者

• 永田 真

  神戸大学大学院工学研究科情報知能学専攻

• 濱西 直之

  株式会社東芝

• 塩地 正純

  株式会社東芝

• 藤本 大介

  神戸大学

• 松野 哲郎

  神戸大学

• 小坂 大輔

  株式会社A-R-Tec

• 田邉 顕

  株式会社東芝

• 永田 真

  神戸大学

関連論文

• 電源線を用いた135Mbps双方向チップ間通信技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 90nm CMOS差動対トランジスタのVthとAC応答のその場評価 (情報センシング)
• 65nmCMOSテクノロジによる6bit任意デジタル雑音エミュレータの開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• マイクロプロセッサにおける基板ノイズの評価と解析(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 1GHzデジタル回路の基板雑音評価(VLSI一般(ISSCC2005特集))
• オンチップモニタを用いたSoC電源供給系の診断法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 90nm CMOS差動対トランジスタのV_とAC応答のその場評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• デジタルLSIにおける電源ノイズと動作不良の解析手法(学生・若手研究会)
• 携帯機器向け625Mbps/3mW/1.5V電流モード通信回路(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 大規模論理回路における基板雑音発生と電源寄生素子の効果
• CMOS-PLLへのSi基板を介したディジタル・クロストーク雑音の評価(アナログ・デジアナ・センサ, 通信用LSI)
• 65nmCMOSテクノロジによる6bit任意デジタル雑音エミュレータの開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• LSI電源雑音の研究
• LSIのノイズ問題 : アプローチとチャレンジ(システム設計及び一般)
• LSIのノイズ問題 : アプローチとチャレンジ(システム設計及び一般)
• オンチップモニタ技術と電源インテグリティ評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• オンチップモニタ技術と電源インテグリティ評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• デジタルLSI電源ノイズのオンチップ観測とシミュレーション技術(平成21年度技術賞受賞講演)
• LSIのEMC : チップとボードを統合した電源ノイズの評価・解析手法(学生・若手研究会)
• 超多重RFIDシステム設計のためのミックストシグナル・シミュレーション手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
• 超多重RFIDシステム設計のためのミックストシグナル・シミュレーション手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
• 超多重RFIDシステム設計のためのミックストシグナル・シミュレーション手法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
• 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
• 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 携帯機器向け625Mbps/3mW/1.5V電流モード通信回路 (コンシューマエレクトロニクス)
• CMOSミックストシグナル/RF回路における基板結合対策(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• CMOSミックストシグナル/RF回路における基板結合対策(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• TD-CDMAによる輻輳制御を用いたRFIDシステム向けトランスポンダのIC設計と評価 (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
• SC-12-1 アナデジ混載 LSI の基板雑音の測定とシミュレーション
• ミックストシグナルIC設計のためのチップレベル基板雑音解析手法と適用事例
• CMOSデジタル回路の基板雑音発生モデル化手法
• CMOSデジタル回路の基板雑音発生モデル化手法
• CMOSデジタル回路の基板雑音発生モデル化手法
• SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法(アナログ,パワーインテグリティ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法(アナログ,パワーインテグリティ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 90nm CMOS差動対トランジスタのV_とAC応答のその場評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• オンチップモニタを用いたSoC電源供給系の診断法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• BI-2-4 LSIのEMCマクロモデルと回路基板設計への適用(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)
• C-12-36 プロセッサ動作エラー検出のための命令レベルプログラミング手法(C-12.集積回路,一般セッション)
• CMOSデジタルLSIにおける電源雑音の周波数成分評価(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地-)
• CMOSデジタルLSIにおける電源雑音の周波数成分評価(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地)
• CMOSデジタル回路における雑音発生のモデル化と実証(若手研究会)
• 電源雑音とプロセッサ動作エラーのオンチップ評価技術(若手研究会)
• CMOSデジタルLSIにおける電源雑音評価のためのリファレンス回路(デザインガイア2009-VLSI設計の新しい大地)
• CMOSデジタルLSIにおける電源雑音評価のためのリファレンス回路(デザインガイア2009-VLSI設計の新しい大地)
• 容量充電モデルによるプロセッサ電源雑音解析の高速化手法(電源ノイズ,デザインガイア2008-VLSI設計の新しい大地)
• 容量充電モデルによるプロセッサ電源雑音解析の高速化手法(電源ノイズ,デザインガイア2008-VLSI設計の新しい大地)
• C-12-37 サブ100-nmデジタル回路におけるダイナミック電源雑音を考慮した信号遅延変動の評価と解析(C-12.集積回路,一般セッション)
• SRAMコアにおけるオンチップ電源雑音の発生と注入の評価(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地-)
• SRAMコアにおけるオンチップ電源雑音の発生と注入の評価(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地)
• アナログ基本回路の基板雑音感度に関する考察(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地-)
• アナログ基本回路の基板雑音感度に関する考察(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地)
• CMOSアナログ回路における基板ノイズ応答の解析(若手研究会)
• A-1-22 セルラーニューラルネットワーク方式ガボール型フィルタ回路の簡略化ダイナミクスの提案
• ミックストシグナル回路における基板結合のオンチップモニタリング(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
• ミックストシグナル回路における基板結合のオンチップモニタリング(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
• 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 大規模論理回路における基板雑音発生と電源寄生素子の効果
• CMOS-RF回路における基板結合の評価と解析(若手研究会)
• C-12-38 LSIチップ電源配線網の等価回路表現と評価(C-12.集積回路,一般セッション)
• ミックストシグナル回路における基板結合のオンチップモニタリング
• 画像分割・抽出を実行する非線形セルラーニューラルネットワークLSI回路
• 基板等価回路と論理回路の雑音発生モデルを用いたチップレベル基板雑音解析手法
• D-12-51 ステレオビジョンによる特徴点位置と物体表面の検出アルゴリズム
• VLSIチップの電源電流シミュレーション
• CT-2-5 CMOSデジタル回路における動的ノイズ(CT-2.電子デバイスおよび集積システムにおける雑音の解析・抑制・応用に関する最先端技術-,チュートリアルセッション,ソサイエティ企画)
• ACS-1-8 高分解能オンチップモニタシステムを用いたミックストシグナルSoCの診断技術(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
• ACS-1-5 差動対トランジスタにおける基板ノイズ応答のオンチップ評価と解析(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
• ACS-1-8 高分解能オンチップモニタシステムを用いたミックストシグナルSoCの診断技術(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
• ACS-1-5 差動対トランジスタにおける基板ノイズ応答のオンチップ評価と解析(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
• LSIと電子機器の電磁環境性能向上技術(高信頼性半導体デバイスを目指して)
• 招待講演 LTE級携帯端末におけるRFIC受信部の低ノイズ化技術--近傍磁界ノイズ計測・対策の立場から (情報センシング)
• SRAMコアにおける電源/グラウンド雑音の評価(ポスター講演,学生・若手研究会)
• 基板等価回路と論理回路の雑音発生モデルを用いたチップレベル基板雑音解析手法
• C-12-43 デジタルLSIのオンチップ電源ノイズ測定とPDNインピーダンスモデリング(回路ノイズ、センサ,C-12.集積回路,一般セッション)
• C-12-42 デジタルLSIのオンボード電流ノイズおよびPDNインピーダンスの測定評価(回路ノイズ、センサ,C-12.集積回路,一般セッション)
• LTE級携帯端末におけるRFIC受信部の低ノイズ化技術 : 近傍磁界ノイズ計測・対策の立場から(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• オンチップ環境擾乱に対するアナログIPコアの診断テストベンチの提案(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• アナログ基本回路における基板雑音感度の解析法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 神戸大学大学院システム情報学研究科情報科学専攻・情報システム(永田)研究室
• C-12-2 オンチップ電源ノイズ離散化手法とRF直接電力注入によるSRAMのイミュニティ評価への応用(C-12.集積回路,一般セッション)
• オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
• C-12-29 差動増幅回路における基板雑音感度の評価(C-12.集積回路,一般セッション)
• VLSIチップの電源ノイズ : シリコン基板から電磁環境まで(招待講演,学生・若手技術者育成のための研究会)
• デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法
• デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法
• デジタルLSIの電源ノイズに関するオンボードおよびオンチップ測定の統合評価(EMC,一般)
• VLSIチップの電源電流シミュレーション
• 三次元積層LSIチップにおける基板ノイズの層間評価(3次元集積,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 三次元積層LSIチップにおける基板ノイズの層間評価(3次元集積,低電圧/低消費電力技術,新デバイス・回路とその応用)
• デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
• デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
• LTE級RFICにおける新しい帯域内スプリアス抑制法の提案 : バックエンドプロセスによる磁性薄膜集積化(放送,EMC,一般)

もっと見る 閉じる

スポンサーリンク