CAM を用いた三次元情報抽出の超並列ハードウェアアルゴリズム
スポンサーリンク
概要
- 論文の詳細を見る
多視点で撮像した複数の画像から、非接触に物体の三次元情報を抽出する技術の研究が行われている。我々は既に、雑音に強く画像間の対応点探索を不要とするボーティング法を基に、三次元空間上での処理を二次元PEアレイへマッピングした超並列ハードウェアアルゴリズムを提案した。これによりリアルタイムに三次元情報を抽出可能としたが、多数のPEを必要とするため現状の技術ではハードウェア規模が大きくなる。本稿では、逆投影線の情報を連想メモリ(CAM)に格納し、CAMの並列検索機能を利用した超並列処理を行うことにより、既提案法と同様にリアルタイムに三次元情報の抽出を可能とし、かつハードウェア規模を低減するハードウェアアルゴリズムを提案する。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
-
中西 衛
NTTマイクロシステムインテグレーション研究所
-
小倉 武
NTT生活環境研究所
-
小倉 武
立命館大学大学院理工学研究科
-
小倉 武
NTT LSI研究所
-
中西 衛
NTTエレクトロニクステクノロジ
-
細谷 英一
NTT LSI研究所
-
細谷 英一
Ntt生活環境研究所
関連論文
- D-12-111 非線形テンプレートに対応した超並列型DT-CNNエンジン(D-12.パターン認識・メディア理解,一般講演)
- D-12-110 非線形テンプレートを用いたCNN画像処理(D-12.パターン認識・メディア理解,一般講演)
- 1チップ指紋認証LSI技術
- I-021 画素並列処理を用いた指紋谷線強調アルゴリズム(I分野:画像認識・メディア理解)
- D-12-2 画素並列処理を用いた指紋隆線強調アルゴリズム
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 画素並列処理を用いた指紋画像強調アルゴリズム
- I-2 超並列アーキテクチャに適した画像強調アルゴリズム(画像処理,I.画像認識・メディア理解)
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- C-12-70 生体検知機能内蔵指紋センサLSIのためのインピーダンス検出手法の検討(C-12.集積回路,一般セッション)
- シームレスインテグレーション技術とその応用(MEMSパッケージングへ高まる期待)
- 不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)
- マルチメディア用大規模システムLSIのコンカレントデザイン環境
- シングルチップMPEG-2ビデオエンコーダと応用システム (特集論文1 シングルチップMPEG-2ビデオエンコーダと応用システム)
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- 多階調出力関数をもつDT-CNNの理論解析
- 1-Mbit セルラオートマトン処理用連想メモリLSI : CAM^2
- 1-Mbit セルラオートマトン処理用連想メモリLSI : CAM^2
- 1-Mbit セルラオートマトン処理用連想メモリLSI : CAM^2
- 超並列型2次元セルラーオートマトンCAM^2を用いた実時間パターンスペクトラム処理
- トリー型ネットワークを用いた連想メモリへの高速データ転送法
- 超並列型2次元セルラーオートマトンCAM^2を用いたGray Scale Morphology
- 超並列型2次元セルラーオートマトン : CAM^2
- 超並列型2次元セルラーオートマトンCAM^2を用いたMorphology
- 超並列型2次元セルラーオートマトン : CAM^2
- 規則的パターンと乱数パターンを組み合わせたBIST構成法
- 大規模LSI用分散型BIST構成法とその設計支援環境
- 大規模LSI用分散型BISTの設計環境
- 乱数伝搬度に着目したBIST評価手法
- 構造化分析手法を用いた仕様記述の検証法
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- 超並列画像処理用336-kbit CAM LSI
- 画像処理用超並列型ASIC
- 1.画像用LSI技術の現状と展望(画像信号処理LSI)
- アルゴリズミックデバッグ法を用いたVLSI上位仕様記述の検証法
- 構造化分析法によるLSI上位仕様からの性能評価法の検討
- 超OR並列推論マシンのソフトウェアによる自己再構成法とその評価
- 並列論理型言語を用いた構造化分析法によるLSI仕様記述・検証法の検討
- 論理型言語のプログラム診断手法を用いたLSI仕様検証法の検討
- 論理型言語を用いた構造化分析法によるLSI仕様記述・検証法の検討
- 機能メモリのアーキテクチャとその並列計算への応用 3. 機能メモリを用いた計算機アーキテクチャ
- 連想メモリを用いたPrologマシンの実現とその評価
- 連想メモリを用いた並列推論マシンの検討
- 5W-7 ネットワークセキュリティのためのCAMによる文字列検索システム(ネットワークセキュリティ,学生セッション,セキュリティ)
- CAMを用いた超並列型三次元情報抽出システム
- リアルタイム直線抽出ハフ変換用超並列型ボード
- 特徴点の追跡が可能なリアルタイム三次元情報抽出ハードウェアアルゴリズム
- CAMを用いた三次元情報抽出 : ハードウェアアルゴリズムの有限語長評価
- 高精度三次元情報抽出の超並列ハードウェアアルゴリズム
- CAM を用いた三次元情報抽出の超並列ハードウェアアルゴリズム
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- 構造化分析手法によるHDLの統一的表現の試み
- エンベディドシステムLSIのコンカレントデザイン環境 : 設計フローとソフトウェアプラットホーム
- 2M-6 連想メモリ(CAM)を用いた実時間ステレオ画像処理 : 画素毎の最適ブロックサイズによるステレオマッチング
- D-12-30 CAMを用いたステレオ画像処理 : 距離画像と仮想視点画像の超高速生成
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- シングルチップMPEG-2ビデオエンコーダと応用システム : PCカードからHDTVまで
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- CAMを用いた実時間ラベリング法
- CAMを用いた実時間ラベリング処理法の検討
- 1-11 CAMを用いたローカルらせん状ラベリング処理による人物頭部追跡法
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- マックスプラス代数系に基づくモルフォロジカル・ウェーブレット変換を用いた電子透かしの実装及び評価(五感メディアの品質,コミュニケーションデザイン,画像符号化,食メディア,一般)
- マックスプラス代数系に基づくモルフォロジカル・ウェーブレット変換を用いた電子透かしの実装及び評価(五感メディアの品質,コミュニケーションデザイン,画像符号化,食メディア,一般)
- CAのカオス性雑音を用いたDT-CNNによる大域的最適化手法
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- A-7-4 モルフォロジカルパターンスペクトラムを用いた検出技術によるプライバシー保護手法の検討(A-7.情報セキュリティ,一般セッション)
- C-12-32 連想メモリを用いたハードウェアトロイ監視回路についての検討(LSIアーキテクチャ,C-12. 集積回路,一般セッション)
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価(管理機構,組込み技術とネットワークに関するワークショップETNET2013)
- 超高速並列演算コアを用いたモルフォロジカルパターンスペクトラムの実装と評価(管理機構,組込み技術とネットワークに関するワークショップETNET2013)
- FPGAによるFDTD法の並列実行における固定小数点演算と浮動小数点演算の比較(テラヘルツ応用,シミュレーション技術,一般)
- モルフォロジカルパターンスペクトラムを用いた画像改ざん検知手法の提案(画像処理・符号化及び一般)
- 局所性を考慮したマルチFPGAシステム向けタスクマッピング手法(FPGA合成技術,FPGA応用及び一般)