A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-08-31
著者
-
重松 智志
NTTマイクロシステムインテグレーション研究所
-
中西 衛
NTTマイクロシステムインテグレーション研究所
-
浦野 正美
NTTマイクロシステムインテグレーション研究所
-
草場 律
NTTマイクロシステムインテグレーション研究所
-
安田 禎之
NTTマイクロシステムインテグレーション研究所
-
中西 衛
NTT LSI研究所
-
川合 健治
NTTマイクロシステムインテグレーション研究所
-
川合 賢治
NTTマイクロシステムインテグレーション研究所
-
浦野 正美
日本電信電話株式会社nttマイクロシステムインテグレーション研究所
-
重松 智志
NTTマイクロインテグレーション研究所
-
草場 律
NTTマイクロインテグレーション研究所
関連論文
- 1チップ指紋認証LSI技術
- I-021 画素並列処理を用いた指紋谷線強調アルゴリズム(I分野:画像認識・メディア理解)
- D-12-3 新しい相関値による指紋認証アルゴリズム
- D-12-2 画素並列処理を用いた指紋隆線強調アルゴリズム
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- ピクセルセルフチェック機能を有する容量型指紋センサLSIのウエハレベルテスト手法
- 新しい相関値による指紋認証アルゴリズム
- 画素並列処理を用いた指紋画像強調アルゴリズム
- I-2 超並列アーキテクチャに適した画像強調アルゴリズム(画像処理,I.画像認識・メディア理解)
- GND壁センサ構造を有する容量型指紋センサLSIの感度評価
- C-12-19 容量型指紋センサLSI良品選別のためのテスト手法
- C-12-18 容量型指紋センサLSI用キャリブレーション回路技術
- C-12-16 1チップ指紋認証LSIに適した指紋画像最適化手法
- 高性能容量型指紋センサLSIと認証システムへの応用
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 画素並列画像強調および画像回転手法を用いた1チップ指紋認証LSI
- C-12-70 生体検知機能内蔵指紋センサLSIのためのインピーダンス検出手法の検討(C-12.集積回路,一般セッション)
- シームレスインテグレーション技術とその応用(MEMSパッケージングへ高まる期待)
- シームレスインテグレーション技術とその応用
- B-18-2 ユビキタス本人認証に向けたワイヤレス電池駆動指紋認証システム(B-18.バイオメトリクス・セキュリティ, 通信2)
- 指紋認証トークンシステム(安全と信頼とリスク : 安全・安心な社会を目指して)
- ワンチップ指紋認証LSIに適した超低消費電力指紋センシング回路技術
- 指紋センサLSI
- 適応型画質調整を用いた指紋センシング・デジタル変換手法(アナログ・デジアナ・センサ, 通信用LSI)
- 適応型画質調整を用いた指紋センシング・デジタル変換手法
- 不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)
- 新しいSoC技術を用いた指紋認証チップ (未来社会を実現するセンサ回路技術)
- ワンチップ指紋認証LSI (特集 ユビキタスセンサ)
- 高性能指紋センサLSI技術 (特集論文 指紋認証システム)
- 超並列アーキテクチャに適した画像強調アルゴリズム
- 容量型指紋センサ用ピクセルレベル自動キャリブレーション回路技術
- 指紋センサ認証LSI
- 高信頼性指紋センサLSI
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- B-8-48 フレーム廃棄率を用いた10G-EPONのBER測定手法の提案(B-8.通信方式,一般セッション)
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- B-8-15 10G-EPONシステム評価用FPGAボードの開発(B-8.通信方式,一般セッション)
- B-8-14 10G-EPONシステムにおけるBER測定手法の提案(B-8.通信方式,一般セッション)
- 光アクセス通信用MAC制御LSI設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- 超並列画像処理用336-kbit CAM LSI
- 0.5V動作 高速・低リーク電流出力回路の検討
- 5W-7 ネットワークセキュリティのためのCAMによる文字列検索システム(ネットワークセキュリティ,学生セッション,セキュリティ)
- CAMを用いた超並列型三次元情報抽出システム
- リアルタイム直線抽出ハフ変換用超並列型ボード
- 特徴点の追跡が可能なリアルタイム三次元情報抽出ハードウェアアルゴリズム
- CAMを用いた三次元情報抽出 : ハードウェアアルゴリズムの有限語長評価
- 高精度三次元情報抽出の超並列ハードウェアアルゴリズム
- CAM を用いた三次元情報抽出の超並列ハードウェアアルゴリズム
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- B-8-19 EPONにおける乱数生成回路実装に関する一検討(B-8.通信方式,一般セッション)
- B-8-8 省電力PONにおけるOLTのバッファ制御方法の検討(B-8.通信方式,一般セッション)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- B-8-19 ONUのバッファ省電力化手法の検討(B-8.通信方式,一般セッション)
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- SC-12-2 1V級動作ONU用50Mb/s論理LSI
- ピクセルセルフチェック機能を有する容量型指紋センサLSIのウエハレベルテスト手法
- GND壁センサ構造を有する容量型指紋センサLSIの感度評価
- ISSCC 2006 (The 53rd IEEE International Solid-State Circuits Conference) 報告
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- B-8-5 10G-EPONシステムにおけるビット誤り分布解析手法の提案(B-8.通信方式,一般セッション)
- B-8-48 ONUにおけるREPORT通知量検索の高速化手法の提案(B-8.通信方式,一般セッション)
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
- C-15-4 イベントドリブン・シミュレーションによる消費電力評価の通信用LSIへの適用(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- C-12-26 フレーム情報の送出制御による検索回路の低電力化の検討(C-12.集積回路,一般セッション)
- C-12-27 ショートタイムシェーピングの実装手法の検討(C-12.集積回路,一般セッション)
- 10G-EPONシステムにおけるBER算出モデルの提案
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- C-15-18 光アクセス通信用LSIの消費電力評価モデルの検討(C-15.エレクトロニクスシミュレーション,一般セッション)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- C-15-17 通信処理用LSIの消費電力パラメータ抽出の検討(C-15.マイクロ波フォートニクス)
- FPGAによるFDTD法の並列実行における固定小数点演算と浮動小数点演算の比較(テラヘルツ応用,シミュレーション技術,一般)
- C-12-12 高速パケット転送処理回路の省電力機能に関する一検討(C-12.集積回路)
- C-12-50 高速パケット転送処理回路のインタフェース機能に関する一検討(C-12.集積回路)
- BERを用いた光出力最適化による10G-EPONシステム省電力化手法(コア・メトロシステム,光アクセスシステム・次世代PON,ブロードバンドアクセス方式,(広域)イーサネット,光伝達網(OTN),高速インタフェース,アナログ光伝送,量子通信,一般)
- 局所性を考慮したマルチFPGAシステム向けタスクマッピング手法(FPGA合成技術,FPGA応用及び一般)
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案