C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-09-01
著者
-
中西 衛
NTTマイクロシステムインテグレーション研究所
-
浦野 正美
NTTマイクロシステムインテグレーション研究所
-
草場 律
NTTマイクロシステムインテグレーション研究所
-
川村 智明
NTTマイクロシステムインテグレーション研究所
-
大輝 晶子
NTTマイクロシステムインテグレーション研究所
-
中西 衛
NTT LSI研究所
関連論文
- B-10-51 10.3Gbit/sバーストモードクロックデータ再生装置(B-10.光通信システムB(光通信),一般講演)
- R&Dホットコーナー 超高速CMOS LSI技術
- 1チップ指紋認証LSI技術
- I-021 画素並列処理を用いた指紋谷線強調アルゴリズム(I分野:画像認識・メディア理解)
- D-12-2 画素並列処理を用いた指紋隆線強調アルゴリズム
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 画素並列処理を用いた指紋画像強調アルゴリズム
- I-2 超並列アーキテクチャに適した画像強調アルゴリズム(画像処理,I.画像認識・メディア理解)
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- B-10-60 光SSB信号を用いた10Gbit/s高密度WDM伝送技術の検討
- C-12-70 生体検知機能内蔵指紋センサLSIのためのインピーダンス検出手法の検討(C-12.集積回路,一般セッション)
- シームレスインテグレーション技術とその応用(MEMSパッケージングへ高まる期待)
- 不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- C-12-10 160ビット連続同符号耐性を有する10.3125Gb/sバーストモードCDR回路(C-12. 集積回路BC(クロック・発振器),一般セッション)
- B-8-48 フレーム廃棄率を用いた10G-EPONのBER測定手法の提案(B-8.通信方式,一般セッション)
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- B-8-15 10G-EPONシステム評価用FPGAボードの開発(B-8.通信方式,一般セッション)
- B-8-14 10G-EPONシステムにおけるBER測定手法の提案(B-8.通信方式,一般セッション)
- 光アクセス通信用MAC制御LSI設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- 光アクセス通信用SoCのためのFPGA検証技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- 通信システムのための大規模回路設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC(ワイヤレスとワイヤライン,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 超並列画像処理用336-kbit CAM LSI
- 0.5V動作 高速・低リーク電流出力回路の検討
- 5W-7 ネットワークセキュリティのためのCAMによる文字列検索システム(ネットワークセキュリティ,学生セッション,セキュリティ)
- CAMを用いた超並列型三次元情報抽出システム
- リアルタイム直線抽出ハフ変換用超並列型ボード
- 特徴点の追跡が可能なリアルタイム三次元情報抽出ハードウェアアルゴリズム
- CAMを用いた三次元情報抽出 : ハードウェアアルゴリズムの有限語長評価
- 高精度三次元情報抽出の超並列ハードウェアアルゴリズム
- CAM を用いた三次元情報抽出の超並列ハードウェアアルゴリズム
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- B-8-19 EPONにおける乱数生成回路実装に関する一検討(B-8.通信方式,一般セッション)
- B-8-8 省電力PONにおけるOLTのバッファ制御方法の検討(B-8.通信方式,一般セッション)
- C-12-35 10-15Gb/sハーフレートCDR/DEMUX-IC(C-12.集積回路C(アナログ))
- 光SSB-WDM伝送特性の検討
- 全光波長変換回路を用いた光遅延制御回路
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- ジッタ耐性に優れたパラレル型CDRを用いた12.5 Gbit/s CMOS BERT LSI
- B-8-19 ONUのバッファ省電力化手法の検討(B-8.通信方式,一般セッション)
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- SC-12-2 1V級動作ONU用50Mb/s論理LSI
- B-8-18 拡張可能なスイッチ装置(B-8. 通信方式)
- TC-3-5 波長多重伝送システム設計に用いるシミュレーション方法
- 敷設用DSMケーブルを用いた10Gb/s, 22ch不等間隔波長配置WDM伝送特性
- 光変調器への変調信号を基準とした光時間多重回路
- 0.13μm CMOSを用いた10Gb/sバースト対応CDR IC(VLSI一般(ISSCC2005特集))
- 内部高速クロスバー型160Gb/s ATMスイッチングシステム
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- B-8-5 10G-EPONシステムにおけるビット誤り分布解析手法の提案(B-8.通信方式,一般セッション)
- B-8-48 ONUにおけるREPORT通知量検索の高速化手法の提案(B-8.通信方式,一般セッション)
- 画素投影法による高画質断面画像生成処理法
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
- C-15-4 イベントドリブン・シミュレーションによる消費電力評価の通信用LSIへの適用(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- C-12-26 フレーム情報の送出制御による検索回路の低電力化の検討(C-12.集積回路,一般セッション)
- C-12-27 ショートタイムシェーピングの実装手法の検討(C-12.集積回路,一般セッション)
- パケット転送処理回路の省電力技術 (特集 極限的な低消費電力を目指したハードウェア技術)
- 次世代PONシステムにおける省電力LSI技術 (特集 極限的な低消費電力を目指したハードウェア技術)
- 10G-EPONシステムにおけるBER算出モデルの提案
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- C-15-18 光アクセス通信用LSIの消費電力評価モデルの検討(C-15.エレクトロニクスシミュレーション,一般セッション)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- C-15-17 通信処理用LSIの消費電力パラメータ抽出の検討(C-15.マイクロ波フォートニクス)
- FPGAによるFDTD法の並列実行における固定小数点演算と浮動小数点演算の比較(テラヘルツ応用,シミュレーション技術,一般)
- C-12-12 高速パケット転送処理回路の省電力機能に関する一検討(C-12.集積回路)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- C-12-50 高速パケット転送処理回路のインタフェース機能に関する一検討(C-12.集積回路)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- BERを用いた光出力最適化による10G-EPONシステム省電力化手法(コア・メトロシステム,光アクセスシステム・次世代PON,ブロードバンドアクセス方式,(広域)イーサネット,光伝達網(OTN),高速インタフェース,アナログ光伝送,量子通信,一般)
- 局所性を考慮したマルチFPGAシステム向けタスクマッピング手法(FPGA合成技術,FPGA応用及び一般)
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案