トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では通信処理SoCの消費電力推定手法を提案する.提案手法は次の3つのステップから構成される.第1は消費電力に影響するビットレート,フレームレートおよび機能モードのようなパワーパラメータの抽出である.第2はいくつかの点でシミュレーションで求めた消費電力からパワーパラメータと1フレームあたりのエネルギーの関係の近似式(電力モデル)を作成することである.第3は近似式を用いて1フレームごとにエネルギーを加算することで消費電力を計算する.抽出した各パワーパラメータが消費電力にどの程度影響するかを実測で確認した.本手法とフル論理シミュレーションによる従来手法と比較を行い誤差±5%以内で計算速度は26,000倍になることを確認した.
- 一般社団法人電子情報通信学会の論文
- 2013-07-11
著者
-
草場 律
NTTマイクロシステムインテグレーション研究所
-
川村 智明
NTTマイクロシステムインテグレーション研究所
-
川合 健治
NTTマイクロシステムインテグレーション研究所
-
重松 智志
NTTマイクロインテグレーション研究所
-
有川 勇輝
NTTマイクロインテグレーション研究所
-
鵜澤 寛之
NTTマイクロインテグレーション研究所
-
草場 律
NTTマイクロインテグレーション研究所
-
川合 健治
NTTマイクロインテグレーション研究所
関連論文
- B-10-51 10.3Gbit/sバーストモードクロックデータ再生装置(B-10.光通信システムB(光通信),一般講演)
- R&Dホットコーナー 超高速CMOS LSI技術
- 1チップ指紋認証LSI技術
- I-021 画素並列処理を用いた指紋谷線強調アルゴリズム(I分野:画像認識・メディア理解)
- D-12-3 新しい相関値による指紋認証アルゴリズム
- D-12-2 画素並列処理を用いた指紋隆線強調アルゴリズム
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- ピクセルセルフチェック機能を有する容量型指紋センサLSIのウエハレベルテスト手法
- 新しい相関値による指紋認証アルゴリズム
- 画素並列処理を用いた指紋画像強調アルゴリズム
- I-2 超並列アーキテクチャに適した画像強調アルゴリズム(画像処理,I.画像認識・メディア理解)
- GND壁センサ構造を有する容量型指紋センサLSIの感度評価
- 高性能容量型指紋センサLSIと認証システムへの応用
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- C-12-70 生体検知機能内蔵指紋センサLSIのためのインピーダンス検出手法の検討(C-12.集積回路,一般セッション)
- シームレスインテグレーション技術とその応用(MEMSパッケージングへ高まる期待)
- シームレスインテグレーション技術とその応用
- B-18-2 ユビキタス本人認証に向けたワイヤレス電池駆動指紋認証システム(B-18.バイオメトリクス・セキュリティ, 通信2)
- ワンチップ指紋認証LSIに適した超低消費電力指紋センシング回路技術
- 適応型画質調整を用いた指紋センシング・デジタル変換手法(アナログ・デジアナ・センサ, 通信用LSI)
- 適応型画質調整を用いた指紋センシング・デジタル変換手法
- 不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- C-12-10 160ビット連続同符号耐性を有する10.3125Gb/sバーストモードCDR回路(C-12. 集積回路BC(クロック・発振器),一般セッション)
- B-8-48 フレーム廃棄率を用いた10G-EPONのBER測定手法の提案(B-8.通信方式,一般セッション)
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- B-8-15 10G-EPONシステム評価用FPGAボードの開発(B-8.通信方式,一般セッション)
- B-8-14 10G-EPONシステムにおけるBER測定手法の提案(B-8.通信方式,一般セッション)
- 光アクセス通信用SoCのためのFPGA検証技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- スペクトル変換を用いたジッタ低減化回路を有する10Gbit/sデータタイミング生成IC(ワイヤレスとワイヤライン,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- B-8-32 ギガビット・イーサネット物理層の高信頼化技術を適用したエッジルータ I/F カード
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- ジッタ耐性に優れたパラレル型CDRを用いた12.5 Gbit/s CMOS BERT LSI
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- B-8-18 拡張可能なスイッチ装置(B-8. 通信方式)
- ピクセルセルフチェック機能を有する容量型指紋センサLSIのウエハレベルテスト手法
- 0.13μm CMOSを用いた10Gb/sバースト対応CDR IC(VLSI一般(ISSCC2005特集))
- 内部高速クロスバー型160Gb/s ATMスイッチングシステム
- GND壁センサ構造を有する容量型指紋センサLSIの感度評価
- Linuxを用いたIPオフローディングLSI制御ソフトウェア開発(通信デバイス・回路)
- B-8-5 10G-EPONシステムにおけるビット誤り分布解析手法の提案(B-8.通信方式,一般セッション)
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- B-8-50 PON区間制御メッセージの転送によるONU-HGW間PHY省電力化の提案(B-8.通信方式,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-15-4 イベントドリブン・シミュレーションによる消費電力評価の通信用LSIへの適用(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-26 フレーム情報の送出制御による検索回路の低電力化の検討(C-12.集積回路,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- C-15-18 光アクセス通信用LSIの消費電力評価モデルの検討(C-15.エレクトロニクスシミュレーション,一般セッション)
- B-8-31 PON区間制御メッセージの転送によるアクセス系宅内装置の省電力化(B-8,通信方式,一般セッション)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- C-15-17 通信処理用LSIの消費電力パラメータ抽出の検討(C-15.マイクロ波フォートニクス)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- B-8-60 前方誤り訂正技術を用いたアイソレータレスEA-DFBモジュール(B-8.通信方式)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- トラヒック特性を考慮した通信用SoC用消費電力推定方法の提案(マイクロ波フォトニクス技術,一般)
- BERを用いた光出力最適化による10G-EPONシステム省電力化手法(コア・メトロシステム,光アクセスシステム・次世代PON,ブロードバンドアクセス方式,(広域)イーサネット,光伝達網(OTN),高速インタフェース,アナログ光伝送,量子通信,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案