画素投影法による高画質断面画像生成処理法
スポンサーリンク
概要
- 論文の詳細を見る
近年,X線CT,MRIなどの多数枚のスライス像からなる3次元画像を入力とする任意の角度・位置の断面生成や3次元画像を任意の平面に投影する再投影などの投影処理が多用されるようになった.特に断面生成は,画像認識の前処理として,高速化が重要である.従来,投影の手法として画素探索法と画素投影法が用いられている.画素探索法は画質が良好なため多く利用されてきたが,並列化による高速化が困難な欠点をもつ.一方,画素投影法は並列化が容易で高速化が可能であるが,画質の劣化が問題となっていた.本論文では,画素投影法の並列性を維持したまま,従来の画素探索法を用いた結果と同等の画質を得る断面生成法の検討を行った.画像データの抜け,画像に明暗のしま模様を生じる画質劣化の問題に対し,前者には断面の角度に応じた投影対象点を決定するための基準平面決定法を提案し,後者には平均化振分け法を提案し,良好な画質の断面画像生成が可能であることを示した.この結果,断面生成において画素投影法を適用できることが明らかになり,並列処理による高速化が可能な断面画像生成処理システム実現の見通しが得られた.
- 社団法人電子情報通信学会の論文
- 1994-02-25
著者
関連論文
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- 通信システムのための大規模回路設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- 画素投影法による高画質断面画像生成処理法
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- 次世代PONシステムにおける省電力LSI技術 (特集 極限的な低消費電力を目指したハードウェア技術)
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- C-12-1 10G-EPONチップの拡張性向上に向けたプロトコル処理機能の開発(高速通信用IC,C-12. 集積回路,一般セッション)
- C-12-30 不一致検出回路を用いた通信用検索エンジンの低消費電力化手法(LSIアーキテクチャ,C-12.集積回路,一般セッション)