C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-03-06
著者
-
中西 衛
NTTマイクロシステムインテグレーション研究所
-
浦野 正美
NTTマイクロシステムインテグレーション研究所
-
中西 衛
日本電信電話株式会社 NTT生活環境研究所
-
宮崎 昭彦
NTTマイクロシステムインテグレーション研究所
-
中西 衛
NTT LSI研究所
-
宮崎 昭彦
日本電信電話株式会社マイクロシステムインテグレーション研究所
-
加藤 順一
NEC 電波応用事業部
-
田中 伸幸
日本電信電話株式会社 NTTマイクロシステムインテグレーション研究所
-
柴田 随道
日本電信電話株式会社
-
浦野 正美
日本電信電話株式会社nttマイクロシステムインテグレーション研究所
-
柴田 随畦道
日本電信電話株式会社マイクロシステムインテグレーション研究所
-
寺田 和彦
日本電信電話(株)マイクロシステムインテグレーション
-
加藤 順一
日本電信電話(株)マイクロシステムインテグレーション研究所
-
三浦 直樹
日本電信電話(株)マイクロシステムインテグレーション
-
浦野 正美
日本電信電話(株)NTTマイクロシステムインテグレーション研究所
-
田中 伸幸
日本電信電話(株)マイクロシステムインテグレーション研究所
-
宮崎 昭彦
日本電信電話(株)マイクロシステムインテグレーション研究所
-
中西 衛
日本電信電話(株)マイクロシステムインテグレーション研究所
-
柴田 随道
日本電信電話(株)マイクロシステムインテグレーション研究所
-
中西 衛
日本電信電話(株)
-
浦野 正美
日本電信電話(株)
-
三浦 直樹
日本電信電話(株)
-
田中 伸幸
日本電信電話(株)
関連論文
- 1チップ指紋認証LSI技術
- I-021 画素並列処理を用いた指紋谷線強調アルゴリズム(I分野:画像認識・メディア理解)
- D-12-2 画素並列処理を用いた指紋隆線強調アルゴリズム
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 画素並列処理を用いた指紋画像強調アルゴリズム
- I-2 超並列アーキテクチャに適した画像強調アルゴリズム(画像処理,I.画像認識・メディア理解)
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- C-10-2 低ジッタ50Gbit/sダイナミック型識別回路(C-10.電子デバイス)
- C-10-4 ロック検出機能付き 39-45Gbit/s CDR 回路
- 新しいロック検出器を用いた39-45Gbit/sマルチレート対応クロック・データ再生回路(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-10-8 InP HBT による 43Gbit/s CDR IC
- SC-7-6 InP HBTによる40Gbit/s CDR IC
- SC-7-5 InP/InGaAs HBT技術を用いた高感度・低消費電力43Gbit/s識別回路
- C-12-7 データパタン無依存10Gbit/sCDRIC
- 2モード位相比較器を用いたデータパタン無依存CDR回路
- C-12-70 生体検知機能内蔵指紋センサLSIのためのインピーダンス検出手法の検討(C-12.集積回路,一般セッション)
- シームレスインテグレーション技術とその応用(MEMSパッケージングへ高まる期待)
- 不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)
- 超並列アーキテクチャに適した画像強調アルゴリズム
- C-12-19 相比較の三値化によるCDR回路のジッタ抑圧
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- 新しいロック検出器を用いた39-45Gbit/sマルチレート対応クロック・データ再生回路(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 調湿機構付きプラズマ有機膜アレイ型センサによる悪臭センシング(化学センサ・一般)
- B-8-48 フレーム廃棄率を用いた10G-EPONのBER測定手法の提案(B-8.通信方式,一般セッション)
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- B-8-15 10G-EPONシステム評価用FPGAボードの開発(B-8.通信方式,一般セッション)
- B-8-14 10G-EPONシステムにおけるBER測定手法の提案(B-8.通信方式,一般セッション)
- 光アクセス通信用MAC制御LSI設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- 通信システムのための大規模回路設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- 超並列画像処理用336-kbit CAM LSI
- 0.5V動作 高速・低リーク電流出力回路の検討
- 5W-7 ネットワークセキュリティのためのCAMによる文字列検索システム(ネットワークセキュリティ,学生セッション,セキュリティ)
- CAMを用いた超並列型三次元情報抽出システム
- リアルタイム直線抽出ハフ変換用超並列型ボード
- 特徴点の追跡が可能なリアルタイム三次元情報抽出ハードウェアアルゴリズム
- CAMを用いた三次元情報抽出 : ハードウェアアルゴリズムの有限語長評価
- 高精度三次元情報抽出の超並列ハードウェアアルゴリズム
- CAM を用いた三次元情報抽出の超並列ハードウェアアルゴリズム
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- B-8-19 EPONにおける乱数生成回路実装に関する一検討(B-8.通信方式,一般セッション)
- B-8-8 省電力PONにおけるOLTのバッファ制御方法の検討(B-8.通信方式,一般セッション)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 船体動揺時における合成開口ソーナー画像の劣化特性評価
- 底面残響環境下における合成開口ソーナーの目標検出能力評価
- 海底捜索用合成開口ソーナーの水槽実験
- B-8-19 ONUのバッファ省電力化手法の検討(B-8.通信方式,一般セッション)
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- SC-12-2 1V級動作ONU用50Mb/s論理LSI
- C-3-90 V溝を一体化した樹脂製凹面マイクロミラー合分波器(3) : モジュール構造(パッシブデバイス(2),C-3.光エレクトロニクス,一般講演)
- C-3-89 V溝を一体化した樹脂製凹面マイクロミラー合分波器(2) : 光学系(パッシブデバイス(2),C-3.光エレクトロニクス,一般講演)
- C-3-88 V溝を一体化した樹脂製凹面マイクロミラー合分波器(1) : 構成概要(パッシブデバイス(2),C-3.光エレクトロニクス,一般講演)
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- 超並列アーキテクチャに適した画像強調アルゴリズム
- 慣性遅延を考慮した効率的遷移数見積り手法
- B-8-5 10G-EPONシステムにおけるビット誤り分布解析手法の提案(B-8.通信方式,一般セッション)
- B-8-48 ONUにおけるREPORT通知量検索の高速化手法の提案(B-8.通信方式,一般セッション)
- 画素投影法による高画質断面画像生成処理法
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
- C-15-4 イベントドリブン・シミュレーションによる消費電力評価の通信用LSIへの適用(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- C-12-26 フレーム情報の送出制御による検索回路の低電力化の検討(C-12.集積回路,一般セッション)
- C-12-27 ショートタイムシェーピングの実装手法の検討(C-12.集積回路,一般セッション)
- 次世代PONシステムにおける省電力LSI技術 (特集 極限的な低消費電力を目指したハードウェア技術)
- 10G-EPONシステムにおけるBER算出モデルの提案
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- C-15-18 光アクセス通信用LSIの消費電力評価モデルの検討(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-1 10G-EPONチップの拡張性向上に向けたプロトコル処理機能の開発(高速通信用IC,C-12. 集積回路,一般セッション)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- 10G-EPONシステムにおけるBER算出モデルの提案(マイクロ波フォトニクス技術,一般)
- C-12-30 不一致検出回路を用いた通信用検索エンジンの低消費電力化手法(LSIアーキテクチャ,C-12.集積回路,一般セッション)
- C-12-29 パケット走査のための専用命令セット設計に関する検討(LSIアーキテクチャ,C-12.集積回路,一般セッション)
- FPGAによるFDTD法の並列実行における固定小数点演算と浮動小数点演算の比較(テラヘルツ応用,シミュレーション技術,一般)
- C-12-12 高速パケット転送処理回路の省電力機能に関する一検討(C-12.集積回路)
- C-12-50 高速パケット転送処理回路のインタフェース機能に関する一検討(C-12.集積回路)
- BERを用いた光出力最適化による10G-EPONシステム省電力化手法(コア・メトロシステム,光アクセスシステム・次世代PON,ブロードバンドアクセス方式,(広域)イーサネット,光伝達網(OTN),高速インタフェース,アナログ光伝送,量子通信,一般)
- 局所性を考慮したマルチFPGAシステム向けタスクマッピング手法(FPGA合成技術,FPGA応用及び一般)
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案
- 10G-EPONシステムにおけるBER算出モデルの提案