C-12-30 不一致検出回路を用いた通信用検索エンジンの低消費電力化手法(LSIアーキテクチャ,C-12.集積回路,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2013-09-03
著者
-
重松 智志
日本電信電話(株)
-
中西 衛
NTT LSI研究所
-
松田 吉雄
金沢大学
-
三浦 直樹
日本電信電話(株)マイクロシステムインテグレーション
-
田中 伸幸
日本電信電話(株)マイクロシステムインテグレーション研究所
-
本田 良太
金沢大学
-
中西 衛
日本電信電話(株)
-
浦野 正美
日本電信電話(株)
-
八田 彩希
日本電信電話(株)
-
三浦 直樹
日本電信電話(株)
-
田中 伸幸
日本電信電話(株)
関連論文
- 指紋認証トークンシステム(安全と信頼とリスク : 安全・安心な社会を目指して)
- 指紋センサLSI
- 超並列アーキテクチャに適した画像強調アルゴリズム
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- C-12-29 マルチレーン構成におけるイーサネットフレーム長判定回路の改善(C-12.集積回路,一般セッション)
- C-12-30 実時間動領域抽出向けアフィン動きモデル推定VLSIプロセッサ(C-12.集積回路,一般セッション)
- 容量型指紋センサLSIでの偽造指による不正の検知に向けたインピーダンス検出手法
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- 通信システムのための大規模回路設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- C-12-9 マルチレーン構成におけるイーサネットフレーム長判定回路(アーキテクチャ技術,C-12.集積回路,一般セッション)
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- B-8-19 EPONにおける乱数生成回路実装に関する一検討(B-8.通信方式,一般セッション)
- B-8-8 省電力PONにおけるOLTのバッファ制御方法の検討(B-8.通信方式,一般セッション)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 通信フレーム処理向けFPGA構成および検証方法(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- B-8-19 ONUのバッファ省電力化手法の検討(B-8.通信方式,一般セッション)
- A-3-7 通信フレーム処理向けFPGA構成法(A-3.VLSI設計技術,一般セッション)
- C-3-90 V溝を一体化した樹脂製凹面マイクロミラー合分波器(3) : モジュール構造(パッシブデバイス(2),C-3.光エレクトロニクス,一般講演)
- C-3-89 V溝を一体化した樹脂製凹面マイクロミラー合分波器(2) : 光学系(パッシブデバイス(2),C-3.光エレクトロニクス,一般講演)
- C-3-88 V溝を一体化した樹脂製凹面マイクロミラー合分波器(1) : 構成概要(パッシブデバイス(2),C-3.光エレクトロニクス,一般講演)
- C-12-23 アフィン動きモデル推定プロセッサ用逆行列計算回路(C-12. 集積回路ABC(ロジック・センサ),一般セッション)
- C-12-14 ビットプレーン並列方式によるJPEG2000 EBCOT回路の開発(C-12.集積回路B(ディジタル),一般講演)
- C-12-13 JPEG 2000離散ウェーブレット変換回路の高性能化および小面積化(C-12.集積回路B(ディジタル),一般講演)
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- 超並列アーキテクチャに適した画像強調アルゴリズム
- B-8-48 ONUにおけるREPORT通知量検索の高速化手法の提案(B-8.通信方式,一般セッション)
- 画素投影法による高画質断面画像生成処理法
- D-12-44 Haar-like特徴とアフィン動きモデル推定を用いた顔器官検出・追跡(D-12.パターン認識・メディア理解,一般セッション)
- C-15-6 イベントドリブン・シミュレーションによる通信用LSIの消費電力評価(C-15.エレクトロニクスシミュレーション,一般セッション)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- グリーンな次世代光アクセスを実現する10G-EPON用OLT/ONU LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-12-22 10G-EPON OLTおよびONU用チップセットの開発(3) : リンクプロトコル処理機能(C-12.集積回路,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- 伝達関数の計算によるADPLLの低位相雑音設計
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- C-12-27 ショートタイムシェーピングの実装手法の検討(C-12.集積回路,一般セッション)
- 次世代PONシステムにおける省電力LSI技術 (特集 極限的な低消費電力を目指したハードウェア技術)
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- C-12-1 10G-EPONチップの拡張性向上に向けたプロトコル処理機能の開発(高速通信用IC,C-12. 集積回路,一般セッション)
- D-18-2 通信制御プロトコル処理用プログラマブルハードウェアの提案(D-18.リコンフィギャラブルシステム)
- C-12-30 不一致検出回路を用いた通信用検索エンジンの低消費電力化手法(LSIアーキテクチャ,C-12.集積回路,一般セッション)
- C-12-10 低電力フレーム検索回路における高優先フレーム遅延制御手法の一検討(アナログ回路一般,C-12.集積回路,一般セッション)
- C-12-13 ランダム検証を用いた通信用LSIの実機検証手法(C-12.集積回路)
- B-8-28 PONシステム省電力化に向けたスリープモード選択手法(B-8.通信方式)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- C-013 プログラマブル通信制御フレームパーサー回路の提案と評価(C分野:ハードウェア・アーキテクチャ,一般論文)