大規模LSI用分散型BISTの設計環境
スポンサーリンク
概要
- 論文の詳細を見る
面積、速度オーバヘッドの少ないテスト容易化手法としてBISTが注目されているが、体系的な構成法が確立されていないため、実LSIへの適用は少ない。そこで既に提案している、複数のBIST対象ブロックと、それらを一括して制御するBIST制御回路から構成される分散型BISTを対象として、短TATにBIST組込みが可能なBIST設計環境の検討を行なった。本稿では、分散型BISTのモデル、設計環境について述べ、画像処理用LSIの演算ブロックを対象とした、BIST回路のハード量評価結果等を示す。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
関連論文
- リアルタイムMPEG2符号化LSIの構成
- 1-Mbit セルラオートマトン処理用連想メモリLSI : CAM^2
- 1-Mbit セルラオートマトン処理用連想メモリLSI : CAM^2
- 1-Mbit セルラオートマトン処理用連想メモリLSI : CAM^2
- 超並列型2次元セルラーオートマトンCAM^2を用いた実時間パターンスペクトラム処理
- トリー型ネットワークを用いた連想メモリへの高速データ転送法
- 超並列型2次元セルラーオートマトンCAM^2を用いた実時間Morphology処理
- 超並列型2次元セルラーオートマトンCAM^2を用いたGray Scale Morphology
- 超並列型2次元セルラーオートマトンCAM^2を用いたDiscrete-Time CNN
- 超並列型2次元セルラーオートマトン : CAM^2
- 超並列型2次元セルラーオートマトンCAM^2を用いたMorphology
- 超並列型2次元セルラーオートマトン : CAM^2
- 規則的パターンと乱数パターンを組み合わせたBIST構成法
- 大規模LSI用分散型BIST構成法とその設計支援環境
- 大規模LSI用分散型BIST構成法とその設計支援環境
- 大規模LSI用分散型BISTの設計環境
- 乱数伝搬度に着目したBIST評価手法
- 構造化分析手法を用いた仕様記述の検証法
- 超並列画像処理用336-kbit CAM LSI
- 画像処理用超並列型ASIC
- 1.画像用LSI技術の現状と展望(画像信号処理LSI)
- アルゴリズミックデバッグ法を用いたVLSI上位仕様記述の検証法
- 構造化分析法によるLSI上位仕様からの性能評価法の検討
- 超OR並列推論マシンのソフトウェアによる自己再構成法とその評価
- 論理型言語のプログラム診断手法を用いたLSI仕様検証法の検討
- 論理型言語を用いた構造化分析法によるLSI仕様記述・検証法の検討
- 機能メモリのアーキテクチャとその並列計算への応用 3. 機能メモリを用いた計算機アーキテクチャ
- CAMを用いた三次元情報抽出 : ハードウェアアルゴリズムの有限語長評価
- 高精度三次元情報抽出の超並列ハードウェアアルゴリズム
- CAM を用いた三次元情報抽出の超並列ハードウェアアルゴリズム
- CAMの高性能な複数選択分離方式とその構成
- 三次元情報抽出用超並列ハードウェアアルゴリズム
- 高精度超並列ハフ変換ハードウェアアルゴリズム
- リアルタイム直線抽出ハフ変換超並列ハードウェアアルゴリズムの評価
- 超並列ハードウェアによるHough変換高速化の検討
- 大規模LSIの演算ユニット向きBuilt-In Self-Test構成法
- 構造化分析手法によるHDLの統一的表現の試み
- CAMを用いた実時間ラベリング法
- CAMを用いた実時間ラベリング処理法の検討
- 1-11 CAMを用いたローカルらせん状ラベリング処理による人物頭部追跡法