マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
スポンサーリンク
概要
- 論文の詳細を見る
低電力でGbit/s動作を行うLSIの実現が可能なSiバイポーラスタンダードセルの設計手法について述べる。 Gbit/sの高速動作を達成するため、差動クロック専用のセル内のチャネル領域、差動配線が互いに等長・等負荷となるよう引かれる差動クロック分配法、パフォーマンスドリプンレイアウト、および高精度の静的タイミング解析をもとにしたバックアノテーションを特徴とする。また低電力化技術として、回路の高速性能を損なわずに各セルの電流を最小化して電力を最適化するCAD手法を導入している. 本設計法による5.6kゲートのSDH信号処理LSIはわずか3.9Wの低電カで1.6Gbit/sの高速動作を得ており、高速かつ低電力のLSI設計に対する有効性を実証している。
- 社団法人電子情報通信学会の論文
- 1996-03-07
著者
-
市野 晴彦
Nttマイクロシステムインテグレーション研究所
-
市野 晴彦
Ntt Lsi研究所
-
小林 由治
NTT LSI研究所
-
小林 由治
NTTエレクトロニクステクノロジー
-
市野 晴彦
NTT光ネットワークシステム研究所
-
小林 由治
Nttエレクトロニクステクノロジー(株)
-
小野沢 晃
NTT LSI研究所
-
小野沢 晃
Nttマルチメディアネットワーク研究所
-
小池 恵一
NTTサイバーソリューション研究所
-
武井 雄一郎
NTT入出力システム研究所
-
武井 雄一郎
NTTシステムエレクトロニクス研究所
-
武井 雄一郎
Ntt Lsi研究所
-
小池 恵一
NTT LSI研究所
-
川合 健治
NTT LSI研究所
-
小池 恵一
日本電信電話株式会社nttサイバーソリューション研究所
関連論文
- IGAPを用いたIPマルチキャストコンテンツ配信システムの検討 : IGAPクライアントモジュールの構成法(映像通信, コンテンツ配信ネットワーク, マルチキャスト, 一般)
- 50-GHzf_T,70-GHzf_シリコンバイポーラ技術 : USST
- 大容量ATMスイッチシステムにおける低電力化の1手法
- ボロンをイオン注入した酸化膜を拡散源とするベース形成法を用いたSST-IC特性
- 低電力バイポーラ電流モード I/O 回路
- 低エネルギーバイポーラ電流モードI/O回路
- 0.5μmバイポーラデバイス : SST1C
- Siバイポーラ技術を用いた高速・高感度識別回路
- 超高速マスタスライスLSIの設計 (バイポ-ラSSTによる超高速集積回路技術)
- 10 Gbit/sシリコンバイポーラゲートアレイ
- SST-1Cを用いた超高速ゲートアレイの検討
- 超小型2cc, 0.64W, 2.5Gb/s MUレセプタクルー体型光受信モジュール
- 広ダイナミックレンジ・低電力2.4Gb/s光受信用リミッタIC
- 2.4Gb/s識別再生・タイミング抽出PLL-IC
- 3V,2.4Gb/s光受信用無調整等化増幅リミツタIC
- 3.5Gb/s 低電力4B1C符号用MUX/DEMUX回路
- 光インターコネクション用3.5Gb/s,4ch,Si-バイポーラ受信LSI
- 光インターコネクション用3.5Gb/s、4ch,Siバイポーラ送信LSI
- MPEG2画像符号化LSI用低スキュークロック実現手法
- 回路分割に基づくクロックスキュー低減化手法の検討
- バイポーラ技術の現状と将来動向
- 相補型ラテラルPNPトランジスタ
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- PLL技術を用いた低電力2.5Gb/sタイミング抽出・識別再生IC
- 光インターコネクション用3.5Gb/s、4ch、Siバイポーラ送信、受信LSI
- B-10-100 10ギガビットイーサネット保守管理機能LSSにおける性能監視の一検討(B-10. 光通信システムB(光通信))
- B-8-19 LSSを搭載した10Gb/s Ethernet LAN物理層LSI(B-8. 通信方式)
- C-12-35 10-15Gb/sハーフレートCDR/DEMUX-IC(C-12.集積回路C(アナログ))
- B-8-32 ギガビット・イーサネット物理層の高信頼化技術を適用したエッジルータ I/F カード
- B-8-31 高信頼 10 ギガビットイーサネットメディアコンバータ
- ディープサブミクロン配線設計の一手法
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- レイアウト技術 (特集論文 GHzインタフェ-ス付CMOS/SIMOX技術)
- チャネル配線による高速LSI用特殊配線実現法
- チャネル配線による高速LSI用特殊配線実現法
- 超高速・低電力SDH中継セクション終端LSI
- 超高速・低電力SDH中継セクション終端LSI
- 超高速・低電力SDH中継セクション終端LSI
- Gb/sスタンダードセルの低エネルギー化設計手法
- バイポ-ラLSIの遅延電力最適化CAD
- マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
- 低電力2.5Gbit/s SDH端局セクション終端処理LSI
- MUインタフェース高速光送信モジュール
- MUインタフェース高速光送信モジュール
- B-8-18 拡張可能なスイッチ装置(B-8. 通信方式)
- SiバイポーラLSIの低電力化設計法
- GHz帯ECL低電力2モジュラスプリスケーラの設計技術
- SC-2-4 10 Gigabit Ethernet 標準とその拡張技術
- B-10-55 GENIE 保守監視機能付き Gigabit Ethernet メディアコンバータ
- B-10-48 低電力・小型2. 488Gb/s/622Mb/s SDHビットエラーレートモニター用LSI
- 1チップ化SDH中継器終端処理LSIのカウンタ回路構成
- 2.4Gbit/s光伝送(STM-16)RSOH終端処理用低電力LSI
- 全差動型SiバイポーラLSIの設計手法
- 2.0V-Gbit/s動作Siバイポーラ論理回路 : CMCL
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- マルチGbit/s超高速バイポーラLSI設計法
- C-12-11 高速 CDR-IC/PLL 設計手法の検討
- 低ジッタ・低電力 1:8 DEMUX 付 2.5Gb/s Clock & Data Recovery IC
- B-10-125 クロック逓倍回路のジッタ抑圧法
- C-12-18 Dual-loop制御2.5-Gb/s識別・タイミング抽出IC
- C-12-69 Dual-loop 制御 2.5-Gb/s 識別・タイミング抽出IC構成法
- Gbit/s識別・タイミング抽出ICの低ジッタ化の検討
- サンプルホールド型PLL技術を用いたクロック逓倍回路の検討
- 低電力バイポーラクロック分配回路
- 低電力バイポーラクロック分配回路構成の一検討
- 大規模並列プロセッサAAP-2上でのニューラルネットワークシミュレーション
- 10ギガビットEthernet技術
- 1Gbti/sホームルータ用LSIの開発(アナログ・デジアナ・センサ,通信用LSI)
- 慣性遅延を考慮した効率的遷移数見積り手法
- 次世代光通信用超高速 IC の開発動向
- Linuxを用いたIPオフローディングLSI制御ソフトウェア開発(通信デバイス・回路)
- 1Gbti/sホームルータ用LSIの開発 (情報センシング)
- IGAPを用いたIPマルチキャストコンテンツ配信システムの検討 : ホームルータにおけるIGAPメッセージ処理手法の検討(映像通信, コンテンツ配信ネットワーク, マルチキャスト, 一般)
- ネットワークプロセッサの技術動向とRENA-CHIP (特集 高性能・低価格なネットワークアダプタを実現するRENA-CHIP)
- (第46回)ホームゲートウェイってなに?(てれび・さろん〜知らないわけではないけれど〜)
- ATMマイクロLANサ-ビス (特集論文 マルチメディアネットワ-クサ-ビス(接続系))
- SiバイポーラLSIの配線遅延見積手法
- Gbit/sバイポーラスタンダードセルLSI構成法
- バイポーラ派 (ギガビット時代の本命デバイスは? : CMOS? Bipolar? GaAs?)
- C-12-26 フレーム情報の送出制御による検索回路の低電力化の検討(C-12.集積回路,一般セッション)
- BCI-1-4 メトロアクセスを目指すデジタルコヒーレント光通信技術(BCI-1.ディジタルコヒーレント通信技術による光ネットワークの革新とそれを実現するデバイス技術,依頼シンポジウム,ソサイエティ企画)
- BCI-1-4 メトロアクセスを目指すデジタルコヒーレント光通信技術(BCI-1.ディジタルコヒーレント通信技術による光ネットワークの革新とそれを実現するデバイス技術,依頼シンポジウム,ソサイエティ企画)