Siバイポーラ技術を用いた高速・高感度識別回路
スポンサーリンク
概要
- 論文の詳細を見る
0.5μmSiバイポーラ技術:SST-1Cを用いて、高速・高感度識別回路を設計・試作した。フリップフロップのトランジスタサイズを個別に最適化する高速化設計および広帯域並列帰還アンプと従来アンプを組み合わせた2段プリアンプ構成による高感度化設計を行った。これらの技術を用いた結果、10Gb, sのときの識別感度15mV、位相余裕260度の優れた特性を感成し、最高動作速度15Gb/sを確認した。
- 社団法人電子情報通信学会の論文
- 1993-06-25
著者
-
市野 晴彦
Ntt Lsi研究所
-
小林 由治
NTT LSI研究所
-
小林 由治
NTTエレクトロニクステクノロジー
-
山口 力
NTT LSI研究所
-
石井 清
NTTエレクトロニクステクノロジー
-
山口 力
Ntt El研
-
石井 清
Ntt未来ねっと研究所
関連論文
- 50-GHzf_T,70-GHzf_シリコンバイポーラ技術 : USST
- 大容量ATMスイッチシステムにおける低電力化の1手法
- ボロンをイオン注入した酸化膜を拡散源とするベース形成法を用いたSST-IC特性
- 低電力バイポーラ電流モード I/O 回路
- 低エネルギーバイポーラ電流モードI/O回路
- 0.5μmバイポーラデバイス : SST1C
- Siバイポーラ技術を用いた高速・高感度識別回路
- 超高速マスタスライスLSIの設計 (バイポ-ラSSTによる超高速集積回路技術)
- 10 Gbit/sシリコンバイポーラゲートアレイ
- SST-1Cを用いた超高速ゲートアレイの検討
- 2.4Gb/s識別再生・タイミング抽出PLL-IC
- 3V,2.4Gb/s光受信用無調整等化増幅リミツタIC
- 3.5Gb/s 低電力4B1C符号用MUX/DEMUX回路
- 光インターコネクション用3.5Gb/s,4ch,Si-バイポーラ受信LSI
- 光インターコネクション用3.5Gb/s、4ch,Siバイポーラ送信LSI
- バイポーラ技術の現状と将来動向
- 相補型ラテラルPNPトランジスタ
- 光インターコネクション用3.5Gb/s、4ch、Siバイポーラ送信、受信LSI
- マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
- SiバイポーラLSIの低電力化設計法
- Si3次元MMIC
- GHz帯ECL低電力2モジュラスプリスケーラの設計技術
- 全差動型SiバイポーラLSIの設計手法
- 2.0V-Gbit/s動作Siバイポーラ論理回路 : CMCL
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- マルチGbit/s超高速バイポーラLSI設計法
- B-10-125 クロック逓倍回路のジッタ抑圧法
- サンプルホールド型PLL技術を用いたクロック逓倍回路の検討
- 低電力バイポーラクロック分配回路構成の一検討
- 次世代光通信用超高速 IC の開発動向
- SiバイポーラLSIの配線遅延見積手法
- Gbit/sバイポーラスタンダードセルLSI構成法