相補型ラテラルPNPトランジスタ
スポンサーリンク
概要
- 論文の詳細を見る
バイポーラデバイスに要求される性能は、スピードだけでなく低消費電力化も要求される時代になり、回路技術からも相補型バイポーラの需要が以前にも増して高まっている。今回我々は、従来のSST技術に、レチクルを3枚追加するのみで、従来のNPNデバイスの性能を全く低下することなく高性能ラテラルPNPがトランジスタを実現できたので、以下に報告する。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
関連論文
- 大容量ATMスイッチシステムにおける低電力化の1手法
- ボロンをイオン注入した酸化膜を拡散源とするベース形成法を用いたSST-IC特性
- 0.5μmバイポーラデバイス : SST1C
- Siバイポーラ技術を用いた高速・高感度識別回路
- 10 Gbit/sシリコンバイポーラゲートアレイ
- SST-1Cを用いた超高速ゲートアレイの検討
- バイポーラ技術の現状と将来動向
- 相補型ラテラルPNPトランジスタ
- マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
- Si3次元MMIC
- 2.0V-Gbit/s動作Siバイポーラ論理回路 : CMCL
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- マルチGbit/s超高速バイポーラLSI設計法