0.5μmバイポーラデバイス : SST1C
スポンサーリンク
概要
- 論文の詳細を見る
0.5μmセルフ・アライン型2層ポリSiバイポーラプロセスと新たに開発した浅いベース形成方法とを組み合わせたSST1Cを開発した。新たに開発した浅いベース形成方法は、拡散源としてBF_2をイオン注入した薄い酸化膜を使用している。SST1Cを用いることにより、(1)トランジスタの遮断周波数はV_CE>1Vで40.7GHz、(2)ECLゲート回路の最小遅延時間はスイッチング電流2.4mAで22.6ps, G、(3)8分の1分周器の最大動作周波数は22.4GHzの良好な特性のデバイスが実現できた。以上から、SST1Cの有効性が確認できた。
- 社団法人電子情報通信学会の論文
- 1993-11-25
著者
-
市野 晴彦
Ntt Lsi研究所
-
小林 由治
NTT LSI研究所
-
小林 由治
NTTエレクトロニクステクノロジー
-
山口 力
NTT LSI研究所
-
三宅 雅保
NTT LSI研究所
-
石井 清
NTT LSI研究所
-
山口 力
Ntt El研
-
三宅 雅安
NTT LSI 研究所
-
石井 清
Ntt未来ねっと研究所
関連論文
- 50-GHzf_T,70-GHzf_シリコンバイポーラ技術 : USST
- 大容量ATMスイッチシステムにおける低電力化の1手法
- ボロンをイオン注入した酸化膜を拡散源とするベース形成法を用いたSST-IC特性
- 低電力バイポーラ電流モード I/O 回路
- 低エネルギーバイポーラ電流モードI/O回路
- 0.5μmバイポーラデバイス : SST1C
- Siバイポーラ技術を用いた高速・高感度識別回路
- 超高速マスタスライスLSIの設計 (バイポ-ラSSTによる超高速集積回路技術)
- 10 Gbit/sシリコンバイポーラゲートアレイ
- SST-1Cを用いた超高速ゲートアレイの検討
- 2.4Gb/s識別再生・タイミング抽出PLL-IC
- 3V,2.4Gb/s光受信用無調整等化増幅リミツタIC
- 3.5Gb/s 低電力4B1C符号用MUX/DEMUX回路
- 光インターコネクション用3.5Gb/s,4ch,Si-バイポーラ受信LSI
- 光インターコネクション用3.5Gb/s、4ch,Siバイポーラ送信LSI
- バイポーラ技術の現状と将来動向
- 相補型ラテラルPNPトランジスタ
- 堆積時に窒素をドープしたa-Siを用いたポリバッファLOCOS技術工程が単純で将来の微細化に対応できる分離技術
- クォーターミクロンCMOSに適用した銅配線プロセス評価及びその電気特性への影響
- 堆積時に窒素をドープしたa-Siを用いたポリバッファLOCOS技術(2)
- 堆積時に窒素をドープしたa-Siを用いたポリバッファLOCOS技術
- 浅溝分離0.2μmCMOSと超低電力分周器への応用
- 窒素ドープ層を有するP^+ポリSiゲート電極技術のサブ1/4μm異極ゲートCMOSへの適用
- 全層SOR露光による超微細MOSIC (SOR発光技術)
- 光インターコネクション用3.5Gb/s、4ch、Siバイポーラ送信、受信LSI
- マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
- SiバイポーラLSIの低電力化設計法
- Si3次元MMIC
- GHz帯ECL低電力2モジュラスプリスケーラの設計技術
- 全差動型SiバイポーラLSIの設計手法
- 2.0V-Gbit/s動作Siバイポーラ論理回路 : CMCL
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- マルチGbit/s超高速バイポーラLSI設計法
- B-10-125 クロック逓倍回路のジッタ抑圧法
- サンプルホールド型PLL技術を用いたクロック逓倍回路の検討
- 低電力バイポーラクロック分配回路構成の一検討
- 次世代光通信用超高速 IC の開発動向
- Siにイオン注入されたほう素の拡散現象
- SiバイポーラLSIの配線遅延見積手法
- Gbit/sバイポーラスタンダードセルLSI構成法