低エネルギーバイポーラ電流モードI/O回路
スポンサーリンク
概要
- 論文の詳細を見る
低電力で高速動作が可能な、低エネルギーパイポーラ電流モードI, O回路を提案する。この回路はコレクタ出力回路、ベース接地型電流センス入力回路および送受端整合構成を持ち、2.5Gbit/s動作をわずか20mWで実現した。この消費電力は同程度の動作速度を持つ高速ECLインターフェース回路の1/5である。また、この回路の同時スイッチングノイズとクロストークに対する耐性を実験により評価し、ボードレベルでの伝送が十分可能であることを確認した。
- 社団法人電子情報通信学会の論文
- 1994-07-25
著者
-
市野 晴彦
Ntt Lsi研究所
-
川村 智明
NTTネットワークサービスシステム研究所
-
川村 智明
NTT LSI 研究所
-
鈴木 正雄
NTTエレクトロニクステクノロジー(株)
-
川村 智明
Nttエレクトロニクス
関連論文
- B-6-4 複数ATMノード間での呼制御機能共有化の一検討
- 大容量ATMスイッチシステムにおける低電力化の1手法
- ボロンをイオン注入した酸化膜を拡散源とするベース形成法を用いたSST-IC特性
- 低電力バイポーラ電流モード I/O 回路
- 低エネルギーバイポーラ電流モードI/O回路
- 0.5μmバイポーラデバイス : SST1C
- Siバイポーラ技術を用いた高速・高感度識別回路
- 超高速マスタスライスLSIの設計 (バイポ-ラSSTによる超高速集積回路技術)
- B-6-24 600Mb/s単相ダイナミックレファレンスECL回路
- SST-1Cを用いた超高速ゲートアレイの検討
- 2.4Gb/s識別再生・タイミング抽出PLL-IC
- 3V,2.4Gb/s光受信用無調整等化増幅リミツタIC
- 3.5Gb/s 低電力4B1C符号用MUX/DEMUX回路
- マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
- SiバイポーラLSIの低電力化設計法
- MCM-D, スタックRAMをベーストした高性能ATMスイッチのハードウェア技術
- MCM-D, スタックRAMをベースとした高性能ATMスイッチのハードウェア技術
- 高性能ATM交換機用小型マイクロプロセッサモジュールの放熱構造
- 高性能ATM交換機用小型マイクロプロセッサモジュールの開発
- 高性能ATM交換機用小型マイクロプロセッサモジュールの開発
- MCM技術による小型高性能ATM交換機構成法
- スイッチアーキテクチャとデバイスを考慮に入れた最適ATMスイッチ設計法の提案
- MCM技術による高性能ATM交換機構成法
- MCM技術による高性能ATM交換機構成法
- 100Gbit/s級超高速ATMスイッチモジュール構成法
- 低電力Gbit/s I/O回路のツイストペアケーブル伝送特性
- ツイストペアケーブルを用いた600 Mbit/s架間伝送の検討
- ツイストペアケーブルを用いた600Mbit/s架間伝送の検討
- 内部高速クロスバー型160Gb/s ATMスイッチングシステム
- 全差動型SiバイポーラLSIの設計手法
- 高速・低電力ECL/CMOS変換回路
- 2.0V-Gbit/s動作Siバイポーラ論理回路 : CMCL
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- マルチGbit/s超高速バイポーラLSI設計法
- 低電力バイポーラクロック分配回路構成の一検討
- 次世代光通信用超高速 IC の開発動向
- SiバイポーラLSIの配線遅延見積手法
- Gbit/sバイポーラスタンダードセルLSI構成法