超高速・低電力SDH中継セクション終端LSI
スポンサーリンク
概要
- 論文の詳細を見る
0.5μmのSiバイポーラプロセス, SST-1Cを用いて2.5Gb/s動作のSDH中継セクション終端LSIを開発した. 低電力化要求に応える設計技術として, (1)常時動作の必要がないブロックの電流供給をカットして, 間欠動作を行わせるパワーマネージメント論理設計法,(2)高速で低電圧の動作を可能とする2.5V-ECL回路, (3)バス遅延制約を満たしつつセルの電流を最小化することで回路性能を劣化させずに電力を最適化するCADを適用し, 高速動作を保ったまま従来比1/10の557mWという大幅な低電力化を達成した.
- 社団法人電子情報通信学会の論文
- 1997-06-20
著者
-
市野 晴彦
Nttマイクロシステムインテグレーション研究所
-
市野 晴彦
NTT光ネットワークシステム研究所
-
小原 仁
NTT光ネットワークシステム研究所
-
小野沢 晃
Nttマルチメディアネットワーク研究所
-
川合 健治
NTTサイバーソリューション研究所
-
小池 恵一
NTTサイバーソリューション研究所
-
武井 雄一郎
NTT入出力システム研究所
-
武井 雄一郎
NTTシステムエレクトロニクス研究所
-
小池 恵一
NTTシステムエレクトロニクス研究所
-
川合 健治
NTT光ネットワークシステム研究所
-
小池 恵一
日本電信電話株式会社nttサイバーソリューション研究所
関連論文
- IGAPを用いたIPマルチキャストコンテンツ配信システムの検討 : IGAPクライアントモジュールの構成法(映像通信, コンテンツ配信ネットワーク, マルチキャスト, 一般)
- 超小型2cc, 0.64W, 2.5Gb/s MUレセプタクルー体型光受信モジュール
- 広ダイナミックレンジ・低電力2.4Gb/s光受信用リミッタIC
- 2.4Gb/s識別再生・タイミング抽出PLL-IC
- 3V,2.4Gb/s光受信用無調整等化増幅リミツタIC
- 3.5Gb/s 低電力4B1C符号用MUX/DEMUX回路
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- PLL技術を用いた低電力2.5Gb/sタイミング抽出・識別再生IC
- B-10-100 10ギガビットイーサネット保守管理機能LSSにおける性能監視の一検討(B-10. 光通信システムB(光通信))
- B-8-19 LSSを搭載した10Gb/s Ethernet LAN物理層LSI(B-8. 通信方式)
- C-12-35 10-15Gb/sハーフレートCDR/DEMUX-IC(C-12.集積回路C(アナログ))
- B-8-32 ギガビット・イーサネット物理層の高信頼化技術を適用したエッジルータ I/F カード
- B-8-31 高信頼 10 ギガビットイーサネットメディアコンバータ
- ギガビット・イーサネット・インタフェースの広域網への拡張技術:GENIE
- B-10-73 Virtual SONET技術-SONET OAM&P on GbE/10GbE
- B-10-72 XGENIE信号コードセット
- ディープサブミクロン配線設計の一手法
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- レイアウト技術 (特集論文 GHzインタフェ-ス付CMOS/SIMOX技術)
- 超高速・低電力SDH中継セクション終端LSI
- 超高速・低電力SDH中継セクション終端LSI
- 超高速・低電力SDH中継セクション終端LSI
- Gb/sスタンダードセルの低エネルギー化設計手法
- バイポ-ラLSIの遅延電力最適化CAD
- マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法
- 多段接続アレイ格子フィルタの製作誤差を考慮したクロストーク特性改善量の評価
- 多段接続構成による光合分波回路クロストーク特性改善(その2) : AWG製作誤差を考慮した設計
- 多段接続構成による光合分波回路クロストーク特性改善
- 光増幅器を適用したWDMバス網のノード規模に関する一検討
- 大規模な光波長ルーチング回路の一構成法
- 低電力2.5Gbit/s SDH端局セクション終端処理LSI
- MUインタフェース高速光送信モジュール
- MUインタフェース高速光送信モジュール
- B-8-18 拡張可能なスイッチ装置(B-8. 通信方式)
- SiバイポーラLSIの低電力化設計法
- SC-2-4 10 Gigabit Ethernet 標準とその拡張技術
- B-10-55 GENIE 保守監視機能付き Gigabit Ethernet メディアコンバータ
- B-10-48 低電力・小型2. 488Gb/s/622Mb/s SDHビットエラーレートモニター用LSI
- 1チップ化SDH中継器終端処理LSIのカウンタ回路構成
- 2.4Gbit/s光伝送(STM-16)RSOH終端処理用低電力LSI
- 全差動型SiバイポーラLSIの設計手法
- 2.0V-Gbit/s動作Siバイポーラ論理回路 : CMCL
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- 2V動作Gbit/s低電力Siバイポーラ論理回路 : Current Mirror Control Logic (CMCL)
- マルチGbit/s超高速バイポーラLSI設計法
- 双方向光リング網構成法の検討
- 再構築可能なWDMアッド/ドロップ回路を用いた200km双方向リング網の実験
- 1,000チャネル規模双方向WDMリング網構成法の提案
- C-12-11 高速 CDR-IC/PLL 設計手法の検討
- 低ジッタ・低電力 1:8 DEMUX 付 2.5Gb/s Clock & Data Recovery IC
- B-10-125 クロック逓倍回路のジッタ抑圧法
- C-12-18 Dual-loop制御2.5-Gb/s識別・タイミング抽出IC
- C-12-69 Dual-loop 制御 2.5-Gb/s 識別・タイミング抽出IC構成法
- Gbit/s識別・タイミング抽出ICの低ジッタ化の検討
- サンプルホールド型PLL技術を用いたクロック逓倍回路の検討
- 低電力バイポーラクロック分配回路
- 低電力バイポーラクロック分配回路構成の一検討
- 大規模並列プロセッサAAP-2上でのニューラルネットワークシミュレーション
- 10ギガビットEthernet技術
- 1Gbti/sホームルータ用LSIの開発(アナログ・デジアナ・センサ,通信用LSI)
- 次世代光通信用超高速 IC の開発動向
- Linuxを用いたIPオフローディングLSI制御ソフトウェア開発(通信デバイス・回路)
- 1Gbti/sホームルータ用LSIの開発 (情報センシング)
- IGAPを用いたIPマルチキャストコンテンツ配信システムの検討 : ホームルータにおけるIGAPメッセージ処理手法の検討(映像通信, コンテンツ配信ネットワーク, マルチキャスト, 一般)
- ネットワークプロセッサの技術動向とRENA-CHIP (特集 高性能・低価格なネットワークアダプタを実現するRENA-CHIP)
- (第46回)ホームゲートウェイってなに?(てれび・さろん〜知らないわけではないけれど〜)
- ATMマイクロLANサ-ビス (特集論文 マルチメディアネットワ-クサ-ビス(接続系))
- SiバイポーラLSIの配線遅延見積手法
- Gbit/sバイポーラスタンダードセルLSI構成法
- バイポーラ派 (ギガビット時代の本命デバイスは? : CMOS? Bipolar? GaAs?)
- C-12-26 フレーム情報の送出制御による検索回路の低電力化の検討(C-12.集積回路,一般セッション)
- BCI-1-4 メトロアクセスを目指すデジタルコヒーレント光通信技術(BCI-1.ディジタルコヒーレント通信技術による光ネットワークの革新とそれを実現するデバイス技術,依頼シンポジウム,ソサイエティ企画)
- BCI-1-4 メトロアクセスを目指すデジタルコヒーレント光通信技術(BCI-1.ディジタルコヒーレント通信技術による光ネットワークの革新とそれを実現するデバイス技術,依頼シンポジウム,ソサイエティ企画)