Walsh変換を用いた半導体メモリの故障診断法
スポンサーリンク
概要
- 論文の詳細を見る
半導体メモリのフェイル・ビットマップをWalsh変換し,Walshスペクトラムを得て,故障診断を行う方法を提案する.単一縮退故障の場合,0次と1次のスペクトラムの係数のみから故障の種類を判別できることを示す.アドレスのビット数がnのメモリを診断するための計算複雑度は0(n×2^n)なので高速に故障を診断できる.
- 2002-11-21
著者
-
井口 幸洋
明治大学理工学部情報科学化
-
井口 幸洋
明治大学理工学部情報科学科
-
笹尾 勤
九州工業大学 情報工学部 マイクロ化総合技術センター
-
伊勢野 総
明治大学理工学部
-
笹尾 勤
九州工業大学 大学院 情報工学府 情報創成工学専攻
関連論文
- 並列ブランチング・プログラム・マシンを用いた順序回路の模擬について(ネットワークオンチップ,システムオンシリコンを支える設計技術)
- 不完全定義インデックス生成関数の変数最小化について(高位・論理合成,システムオンシリコンを支える設計技術)
- EVBDDを用いた数値計算回路の構成(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
- プログラマブル数値計算回路のアーキテクチャとその合成法(設計手法と高性能化)
- 動的再構成方式メモリテスタ用の高位テスト記述とVHDLへの変換(メモリテイストとテスト生成複雑度,VLSI設計とテスト及び一般)
- FPGAの組込みメモリを活用したシステム実現(ソフトコンピューティング及び一般)
- 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- D-18-4 高速プログラマブル・ロジック・コントローラの実現法(4)(D-18.リコンフィギャラブルシステム,一般セッション)
- 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- FPGA上に実現した二つの近似文字列マッチングアルゴリズムの比較(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 書換え可能な二変数関数の数値計算回路について(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- 基数変換回路の構成法(4) : RNSの場合(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
- A-20-2 ε-フィルタバンクのFPGA実現と顔画像美肌化への応用(A-20.スマートインフォメディアシステム,一般セッション)
- A-20-1 ε-フィルタのFPGA実現と顔画像美肌化への応用(A-20.スマートインフォメディアシステム,一般セッション)
- 多文字遷移を行うNFAに基づく正規表現マッチング回路について(カスタムプロセッシング)
- 算術分解を用いた基数変換回路の構成法(2)(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 大規模なAND-OR論理のCPLDによる一実現法
- 大規模なAND-OR論理のCPLDによる一実現法
- 大規模なAND-OR論理のCPLDによる一実現法
- 分解されたPLAのテスタビリティについて
- 相互に接続されたPLAに対する並列故障シミュレーション
- CPLD用PLAの分解についての一検討
- 先読みヘテロジニアスMDDマシンについて(デザインガイア2010 : VLSI設計の新しい大地)
- メモリバーンイン装置のテストパターン生成・制御回路のFPGAによる実現
- メモリバーンイン装置のテストパターン生成・制御回路のFPGAによる実現
- 並列ふるい法とMPUを用いたウイルス検出エンジンについて(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- A-3-8 高速プログラマブル・ロジック・コントローラの実現法(2)(A-3.VLSI設計技術,一般セッション)
- デバイス・シミュレーション・エンジンの一構成法
- デバイス・シミュレーション・エンジンの一構成法
- パス遅延故障におけるパス選択とテスト生成について
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- FIRフィルタの算術分解を用いたLUTカスケードによる実現(デバイスアーキテクチャI)
- FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- FIRフィルタのLUTカスケードによる実現について
- D-10-3 冗長剰余数系における故障検出回路の実現法(D-10.ディペンダブルコンピューティング,一般セッション)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて
- 大規模メモリテスタ内での故障情報の格納について
- 算術分解を用いた基数変換回路の構成法(アーキテクチャ,SWoPP2006)
- Walsh 係数を計算するハードウェアについて(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- Walsh 係数を計算するハードウェアについて(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- Walsh 係数を計算するハードウェアについて
- ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- Walsh変換を用いた半導体メモリの故障診断法
- Walsh変換を用いた半導体メモリの故障診断法
- Walsh変換を用いた半導体メモリの故障診断法
- QRMDDを用いた論理関数の表現法について
- BDDを用いた多出力論理関数の評価法に関する検討
- QRMDDを用いた論理関数の表現法について
- BDDを用いた多出力論理関数の評価法に関する検討
- QRMDDを用いた論理関数の表現法について
- BDDを用いた多出力論理関数の評価法に関する検討
- 多出力関数のBDDによる表現法とその最適化法
- 多出力関数のBDDによる表現法とその最適化法
- 多出力関数のBDDによる表現法とその最適化法
- 決定グラフに基づく論理関数の評価システム
- 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
- 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
- TDMによる多出力LUT回路網の実現法
- TDMによる多出力LUT回路網の実現法
- TDMによる多出力LUT回路網の実現法
- PQMDDを用いた多出力論理関数の実現
- PQMDDを用いた多出力論理関数の実現
- 入力の一部が不明である場合の論理関数のハードウェアを用いた評価法 (テストと設計検証論文特集)
- 決定図に基づくサイクルベース・シミュレーション・エンジン
- PQMDDを用いた多出力論理関数の実現 (デザインガイア'99--システム設計とCAD技術及び一般)
- サイクルベース・シミュレーション・エンジンの一構成法
- サイクルベース・シミュレーション・エンジンの一構成法
- サイクルベース・シミュレーション・エンジンの一構成法
- 不確定入力に対する論理関数の評価アルゴリズムの比較
- 畳み込みを活用したPLAの並列分割
- 畳み込みを活用したPLAの並列分割
- 二線式論理を用いた正則三値論理関数の実現法
- D-18-1 高速プログラマブル・ロジック・コントローラの実現法(7)(D-18.リコンフィギャラブルシステム,一般セッション)