プログラマブル数値計算回路のアーキテクチャとその合成法(設計手法と高性能化)
スポンサーリンク
概要
- 論文の詳細を見る
本稿は, 三角関数, 対数関数, 平方根演算, 逆数演算などの関数を計算する数値計算回路のアーキテクチャとその自動合成法を提案する.本数値計算回路は, LUT(Look-Up Table)カスケードを用いて与えられた定義域を不等区間に分割し, 数値関数を各区間ごとに線形多項式で近似する.このため, 従来のアーキテクチャでは実現が困難な, 変化の激しい多様な関数に対しても, 本アーキテクチャは, 高速でコンパクトな数値計算回路を合成できる.本数値計算回路は, MATLAB等で記述された仕様から自動合成でき, 本稿では, 自動合成された回路をFPGA(Field Programmable Gate Array)で実装し, 他の数値計算回路との比較を行なう.種々の関数を用いた実験により, 本アーキテクチャおよびその合成法の有用性を示す.
- 2005-09-09
著者
-
笹尾 勤
九州工業大学情報工学部
-
永山 忍
広島市立大学大学院情報科学研究科
-
BUTLER Jon
海軍大学院大学
-
Butler Jon
海軍大学院大
-
Butler Jon
Naval Postgraduate School Ca Usa
-
笹尾 勤
九州工業大学 情報工学部 マイクロ化総合技術センター
-
永山 忍
広島市立大学大学院 情報科学研究科 情報工学専攻
-
笹尾 勤
九州工業大学 大学院 情報工学府 情報創成工学専攻
-
永山 忍
広島市立大学大学院 情報科学研究科
関連論文
- 並列ブランチング・プログラム・マシンを用いた順序回路の模擬について(ネットワークオンチップ,システムオンシリコンを支える設計技術)
- 不完全定義インデックス生成関数の変数最小化について(高位・論理合成,システムオンシリコンを支える設計技術)
- EVBDDを用いた数値計算回路の構成(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
- プログラマブル数値計算回路のアーキテクチャとその合成法(設計手法と高性能化)
- 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- FPGA上に実現した二つの近似文字列マッチングアルゴリズムの比較(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 書換え可能な二変数関数の数値計算回路について(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-2 メモリ構造をしたプログラム可能論理素子とその応用(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
- 基数変換回路の構成法(4) : RNSの場合(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
- 多文字遷移を行うNFAに基づく正規表現マッチング回路について(カスタムプロセッシング)
- 算術分解を用いた基数変換回路の構成法(2)(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 先読みヘテロジニアスMDDマシンについて(デザインガイア2010 : VLSI設計の新しい大地)
- 並列ふるい法とMPUを用いたウイルス検出エンジンについて(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- パス遅延故障におけるパス選択とテスト生成について
- パス遅延故障におけるパス選択とテスト生成について
- パス遅延故障におけるパス選択とテスト生成について
- パス遅延故障のテストにおけるパス選択手法について
- パス遅延故障のテストにおけるパス選択手法について
- 関数分解を用いたFPGAの設計法
- 関数分解を用いたFPGAの設計法
- 3アドレスQDDマシン用コードの最適アルゴリズムについて(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)
- レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
- レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
- レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
- 論理関数のBi-decompositionについて
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- FIRフィルタの算術分解を用いたLUTカスケードによる実現(デバイスアーキテクチャI)
- FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- FIRフィルタのLUTカスケードによる実現について
- FIRフィルタのLUTカスケードによる実現について
- 多端子EXOR三分決定グラフを用いたAND-EXOR論理式の最小化法について
- FPGA実装に適した多項式近似に基づく数値計算回路(アプリケーション高速化,リコンフィギャラブルシステム,一般)
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
- 二次近似法に基づくプログラマブル数値計算回路の構成とその合成法(FPGAとその応用及び一般)
- LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ソフトエラーを回避するLUTカスケード・エミュレータについて(耐過度故障,SWoPP2006)
- 耐故障性を有するLUTカスケード・エミュレータについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 耐故障性を有するLUTカスケード・エミュレータについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
- LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
- LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 4IGUエミュレータとMPUを用いたウイルス検出エンジンについて (リコンフィギャラブルシステム)
- QRMDDを用いた論理関数の表現法について
- QRMDDを用いた論理関数の表現法について
- QRMDDを用いた論理関数の表現法について
- 多出力関数のBDDによる表現法とその最適化法
- 多出力関数のBDDによる表現法とその最適化法
- 多出力関数のBDDによる表現法とその最適化法
- 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
- 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
- ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)
- ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ヘテロジニアスMDDにおける平均パス長の最小化法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ヘテロジニアスMDDにおける平均パス長の最小化法について
- ヘテロジニアスMDDを用いた論理関数の表現法
- ヘテロジニアスMDDを用いた論理関数の表現法
- ヘテロジニアスMDDを用いた論理関数の表現法
- 3段論理回路の設計法 : NAND一面型PLDを対象にして
- 並列ブランチング・プログラム・マシンを用いたパケット分類器について
- オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
- オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
- オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
- 4IGUエミュレータとMPUを用いたウイルス検出エンジンについて(FPGA応用)
- 分割MTMDDs for CFマシンについて (リコンフィギャラブルシステム)
- 分割MTMDDs for CFマシンについて (コンピュータシステム)
- 分割MTMDDs for CFマシンについて (VLSI設計技術)
- ヘテロジニアスMDD for ECFNマシンの消費電力遅延時間積に関する一考察 (リコンフィギャラブルシステム)
- 区分線形近似回路を用いた広帯域高速フーリエ変換器に関して : 電波望遠鏡用分光器への適用 (システム数理と応用)
- 区分線形近似回路を用いた広帯域高速フーリエ変換器に関して : 電波望遠鏡用分光器への適用 (信号処理)
- 区分線形近似回路を用いた広帯域高速フーリエ変換器に関して : 電波望遠鏡用分光器への適用 (VLSI設計技術)
- 区分線形近似回路を用いた広帯域高速フーリエ変換器に関して : 電波望遠鏡用分光器への適用 (回路とシステム)
- ヘテロジニアスMDD for ECFNマシンの消費電力遅延時間積に関する一考察(最適化技術・高信頼化技術,デザインガイア2011-VLSI設計の新しい大地-)
- 分割MTMDDs for CFマシンについて(再構成処理とリアルタイム処理,FPGA応用及び一般)
- 分割MTMDDs for CFマシンについて(再構成処理とリアルタイム処理,FPGA応用及び一般)
- 分割MTMDDs for CFマシンについて(再構成処理とリアルタイム処理,FPGA応用及び一般)
- MPUとROWシフト法に基づくインデックス生成器を用いたウイルス検出エンジンについて (リコンフィギャラブルシステム)