3段論理回路の設計法 : NAND一面型PLDを対象にして

概要

論文の詳細を見る
多段論理回路を直接実現できるプログラマブル・ロジック・デバイス(PLD)が開発されている.このデバイスにより,2段論理回路では複雑な関数も,多段論理回路として簡単に実現できる.しかし,遅延時間を考慮すれば段数は少ないほどよい.従って,段数が最小の多段論理回路である3段論理回路での実現が興味深い.本稿では,このPLDの1種であるNAND一面型PLDを対象にして,OR-AND-OR論理回路の設計法を考察する.OR-AND-OR論理の設計法としては,総当たり的な方法やAND,OR,NOTの多段論理回路の合成プログラムを3段に限定して用いる方法などが考えられる.総当たり的な方法にはLawlerの方法があるが,計算時間が入力数の増加とともに爆発的に増加するため実用的でない.一方,任意の多段回路を生成するプログラムにはWeak Division等があるが,3段に限定すると大きな効果は期待できない.本稿では,デコーダ付AND-OR2段論理回路を用いた設計法を提案する.
一般社団法人情報処理学会の論文
1988-09-12