動的再構成方式メモリテスタ用の高位テスト記述とVHDLへの変換(メモリテイストとテスト生成複雑度,VLSI設計とテスト及び一般)

概要

論文の詳細を見る
富士通のMM5は,高位テスト合成機能を持つ動的再構成型メモリ・モジュール・テスタである.ユーザーは,メニュー画面設定で予め用意されたテスト・パターンを組合せ,パラメータの変更で様々なテストができる.しかし,新規のテストパターンが必要な時は,VHDLでテストパターン発生回路部を記述する必要があった.そこで我々は,(1)新規テスト・パターンに対しては,高位レベルでテスト・パターンを記述し,(2)その高位記述から,テスト・パターン生成回路のVHDL記述に変換する方式を提案してきた.本稿では,テスト対象のメモリ・モジュールの種類(SDRAM, DDR SDRAM)に応じて,高位記述からVHDL記述に変換するツールを作成したので報告する.主要なメモリ・テスト・パターンを生成する高位記述を書き,開発したツールでVHDL記述を得られる.これをExemplar Logic社のLeonardo Spectrum ver.2002b.21で論理合成し,XILINX社のProject Navigator ver.6.203iで配置配線し,MM5上のXILINX社FPGAのVertex-IIに実装し性能評価をした.その結果,MM5においてSDRAMを119〜127MHz,DDR SDRAMを75〜87MHzでテストできることを確認した.
2006-02-10