決定グラフに基づく論理関数の評価システム

スポンサーリンク

概要

• 論文の詳細を見る

• 多出力論理関数の評価を決定グラフに基づくハードウェアで行うシステムを提案する.また, データ構造として, PMDD(Paged reduced ordered Multi-va1ued Decision Diagram)を提案する.論理関数をハードウェアで評価する方法としては, SBDD(Shared reduced ordered Binary Decision Diagram)に基づく方法が知られている.PMDDに基づく方法は, 複数の計算ユニットを用いて多出力関数を評価するため, SBDDに基づく方法に比べ高速である.実現すべき多出力論理関数をPMDDで表現し, メモリに格納する.これにPMDDを探索する制御回路を付け加える.多数のベンチマーク関数を, SBDDとPMDDで実現し必要なメモリ量と計算時間を比較する.

• 2001-06-01

著者

• 松浦 宗寛

  九州工業大学情報工学部

• 井口 幸洋

  明治大学理工学部情報科学化

• 井口 幸洋

  明治大学理工学部情報科学科

• 笹尾 勤

  九州工業大学 情報工学部 マイクロ化総合技術センター

• 伊勢野 総

  明治大学理工学部

• 松浦 宗寛

  九州工業大学大学院情報工学府情報創成工学専攻

• 笹尾 勤

  九州工業大学 大学院 情報工学府 情報創成工学専攻

• 松浦 宗寛

  九州工業大学 大学院 情報工学府 情報創成工学専攻

関連論文

• 並列ブランチング・プログラム・マシンを用いた順序回路の模擬について(ネットワークオンチップ,システムオンシリコンを支える設計技術)
• 不完全定義インデックス生成関数の変数最小化について(高位・論理合成,システムオンシリコンを支える設計技術)
• 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• FPGA上に実現した二つの近似文字列マッチングアルゴリズムの比較(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• ハイブリッド法を用いたアドレス生成関数の構成法と更新法について(FPGAの応用)
• 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 決定グラフに基づく論理関数の評価のメモリパッキングを用いた高速化について(上流設計技術(2),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について(アプリケーション2,FPGA応用及び一般)
• 多文字遷移を行うNFAに基づく正規表現マッチング回路について(カスタムプロセッシング)
• 算術分解を用いた基数変換回路の構成法(2)(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 先読みヘテロジニアスMDDマシンについて(デザインガイア2010 : VLSI設計の新しい大地)
• 並列ふるい法とMPUを用いたウイルス検出エンジンについて(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
• 3アドレスQDDマシン用コードの最適アルゴリズムについて(アプリケーションとシミュレーション,デザインガイア2009 VLSI設計の新しい大地)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• LUTカスケードを用いたCAMエミュレータについて(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータを用いた論理シミュレーションについて(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• LUTリングを用いた順序回路の合成アルゴリズムについて(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 4IGUエミュレータとMPUを用いたウイルス検出エンジンについて (リコンフィギャラブルシステム)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 順序回路方式LUTカスケードにおけるメモリパッキングについて
• 算術分解を用いた基数変換回路の構成法(アーキテクチャ,SWoPP2006)
• QRMDDを用いた論理関数の表現法について
• BDDを用いた多出力論理関数の評価法に関する検討
• QRMDDを用いた論理関数の表現法について
• BDDを用いた多出力論理関数の評価法に関する検討
• QRMDDを用いた論理関数の表現法について
• BDDを用いた多出力論理関数の評価法に関する検討
• 多出力関数のBDDによる表現法とその最適化法
• 多出力関数のBDDによる表現法とその最適化法
• 多出力関数のBDDによる表現法とその最適化法
• 決定グラフに基づく論理関数の評価システム
• 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
• 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
• TDMによる多出力LUT回路網の実現法
• TDMによる多出力LUT回路網の実現法
• TDMによる多出力LUT回路網の実現法
• PQMDDを用いた多出力論理関数の実現
• PQMDDを用いた多出力論理関数の実現
• 入力の一部が不明である場合の論理関数のハードウェアを用いた評価法 (テストと設計検証論文特集)
• 決定図に基づくサイクルベース・シミュレーション・エンジン
• PQMDDを用いた多出力論理関数の実現 (デザインガイア'99--システム設計とCAD技術及び一般)
• 並列ブランチング・プログラム・マシンを用いたパケット分類器について
• サイクルベース・シミュレーション・エンジンの一構成法
• サイクルベース・シミュレーション・エンジンの一構成法
• サイクルベース・シミュレーション・エンジンの一構成法
• オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
• オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
• オートマトンの分割に基づく正規表現マッチング回路について(FPGA応用,FPGA応用及び一般)
• 疑似クロネッカ決定グラフを用いたFPGA設計手法
• 疑似クロネッカ決定グラフを用いたFPGA設計手法
• 疑似クロネッカ決定グラフを用いたFPGA設計手法
• 4IGUエミュレータとMPUを用いたウイルス検出エンジンについて(FPGA応用)
• 先読みヘテロジニアスMDDマシンについて
• LUTカスケードにおけるLUT数削減法
• LUTカスケードにおけるLUT数削減法
• LUTカスケードにおけるLUT数削減法
• LUTカスケード・エミュレータにおけるレール出力の符号化法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータにおけるレール出力の符号化法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータにおけるレール出力の符号化法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケード・エミュレータにおけるレール出力の符号化法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
• LUTカスケードにおけるレール出力の符号化法について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• LUTカスケードにおけるレール出力の符号化法について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• LUTカスケードにおけるレール出力の符号化法について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• LUTカスケードにおけるレール出力の符号化法について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 分割MTMDDs for CFマシンについて (VLSI設計技術)
• ヘテロジニアスMDD for ECFNマシンの消費電力遅延時間積に関する一考察(最適化技術・高信頼化技術,デザインガイア2011-VLSI設計の新しい大地-)
• 分割MTMDDs for CFマシンについて(再構成処理とリアルタイム処理,FPGA応用及び一般)
• 分割MTMDDs for CFマシンについて(再構成処理とリアルタイム処理,FPGA応用及び一般)
• 分割MTMDDs for CFマシンについて(再構成処理とリアルタイム処理,FPGA応用及び一般)
• MPUとROWシフト法に基づくインデックス生成器を用いたウイルス検出エンジンについて (リコンフィギャラブルシステム)
• 不完全定義多出力論理関数を表現するBDDとその応用について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 不完全定義多出力論理関数を表現するBDDとその応用について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 不完全定義多出力論理関数を表現するBDDとその応用について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 不完全定義多出力論理関数を表現するBDDとその応用について(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• BDDを用いた多出力関数の分解の一手法について(信号解析,アルゴリズム,回路設計)
• BDDを用いた多出力関数の分解の一手法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• BDDを用いた多出力関数の分解の一手法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• BDDを用いた多出力関数の分解の一手法について(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• BDDを用いた多出力関数の分解の一手法について
• 不完全定義関数を表現するPKDDの簡単化法
• 不完全定義関数を表現するPKDDの簡単化法
• 不完全定義関数を表現するPKDDの簡単化法

もっと見る 閉じる

スポンサーリンク