相互に接続されたPLAに対する並列故障シミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
PLA (Programmable Logic Array) は規則的な構造ゆえ論理回路の設計の自動化が容易なことから広く用いられている. 単一のPLAについては入カパターンのビット表現とPLA構造の規則性を活用した並列ビット演算を基に、各テストパターンで検出できるクロスポイント故障を演繹して高速化をはかったシミュレーション手法が提案されている. しかし、この手法を相互に、接続されたPLAにそのまま適用することはできない. そこで、この手法を拡張してPLAのネットワークを取り扱える故障シミュレーションの手法を示す. また、この手法を用いて開発した故障シミュレータ PLANCS (PLA Network Crosspoint Fault Simulator) の性能を評価する.
- 一般社団法人情報処理学会の論文
- 1997-03-12
著者
-
井口 幸洋
明治大学理工学部情報科学化
-
山田 輝彦
明治大学理工学部情報科学科
-
森 美紀
明治大学理工学部情報科学科
-
庄司 隆夫
明治大学理工学部情報科学科
-
松崎 英樹
明治大学情報科学センター
-
山田 輝彦
明治大学理工学部
関連論文
- 動的再構成方式メモリテスタ用の高位テスト記述とVHDLへの変換(メモリテイストとテスト生成複雑度,VLSI設計とテスト及び一般)
- FPGAの組込みメモリを活用したシステム実現(ソフトコンピューティング及び一般)
- 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- D-18-4 高速プログラマブル・ロジック・コントローラの実現法(4)(D-18.リコンフィギャラブルシステム,一般セッション)
- 算術分解を用いた基数変換回路の構成法(3)(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 部分可観測な順序回路における論理故障の一診断法
- 基数変換回路の構成法(4) : RNSの場合(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- A-20-2 ε-フィルタバンクのFPGA実現と顔画像美肌化への応用(A-20.スマートインフォメディアシステム,一般セッション)
- A-20-1 ε-フィルタのFPGA実現と顔画像美肌化への応用(A-20.スマートインフォメディアシステム,一般セッション)
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- D-10-5 単一縮退故障シミュレータを用いた順序回路における多重故障の診断
- CMOS回路における短絡故障の一モデルとそのテスト生成法
- テストパターンの診断分解能に及ぼす影響
- 2重故障シミュレータを用いた組合せ回路における多重論理故障の診断法
- 誤り経路追跡と故障シミュレーションを用いた順序回路における単一故障の一診断法
- 分解されたPLAのテスタビリティについて
- 相互に接続されたPLAに対する並列故障シミュレーション
- CPLD用PLAの分解についての一検討
- 組合せ回路における論理故障のシミュレーションに基づく一診断法
- 組合せ回路における短絡故障のテストに対する一提案
- ジョセフソン論理回路のテストについて
- ジョセフソン論理回路のテストについて
- 組合せ回路におけるn線間の短絡故障の診断法
- メモリバーンイン装置のテストパターン生成・制御回路のFPGAによる実現
- メモリバーンイン装置のテストパターン生成・制御回路のFPGAによる実現
- A-3-8 高速プログラマブル・ロジック・コントローラの実現法(2)(A-3.VLSI設計技術,一般セッション)
- デバイス・シミュレーション・エンジンの一構成法
- デバイス・シミュレーション・エンジンの一構成法
- 組合せ回路の単一短絡故障に対する検出率の一評価法
- 組合せ回路における単一短絡故障の診断法
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- FIRフィルタの算術分解を用いたLUTカスケードによる実現(デバイスアーキテクチャI)
- FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- FIR フィルタの LUT カスケードによる実現について(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- D-10-3 冗長剰余数系における故障検出回路の実現法(D-10.ディペンダブルコンピューティング,一般セッション)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 順序回路方式LUTカスケードにおけるメモリパッキングについて
- 大規模メモリテスタ内での故障情報の格納について
- 特集「ハードウェア記述言語 : 新しいシステム設計環境の実現に向けて」の編集にあたって
- 組合せ回路における単一縮退故障の一診断法
- Walsh 係数を計算するハードウェアについて(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- Walsh 係数を計算するハードウェアについて(論理設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
- Walsh 係数を計算するハードウェアについて
- ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般)
- Walsh変換を用いた半導体メモリの故障診断法
- Walsh変換を用いた半導体メモリの故障診断法
- Walsh変換を用いた半導体メモリの故障診断法
- BDDを用いた多出力論理関数の評価法に関する検討
- QRMDDを用いた論理関数の表現法について
- BDDを用いた多出力論理関数の評価法に関する検討
- QRMDDを用いた論理関数の表現法について
- BDDを用いた多出力論理関数の評価法に関する検討
- 多出力関数のBDDによる表現法とその最適化法
- 多出力関数のBDDによる表現法とその最適化法
- 決定グラフに基づく論理関数の評価システム
- 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
- 多出力関数のカスケード実現と再構成可能ハードウェアによる実現
- TDMによる多出力LUT回路網の実現法
- TDMによる多出力LUT回路網の実現法
- TDMによる多出力LUT回路網の実現法
- PQMDDを用いた多出力論理関数の実現
- PQMDDを用いた多出力論理関数の実現
- 入力の一部が不明である場合の論理関数のハードウェアを用いた評価法 (テストと設計検証論文特集)
- サイクルベース・シミュレーション・エンジンの一構成法
- サイクルベース・シミュレーション・エンジンの一構成法
- 不確定入力に対する論理関数の評価アルゴリズムの比較
- 畳み込みを活用したPLAの並列分割
- 畳み込みを活用したPLAの並列分割
- 二線式論理を用いた正則三値論理関数の実現法
- D-18-1 高速プログラマブル・ロジック・コントローラの実現法(7)(D-18.リコンフィギャラブルシステム,一般セッション)
- PLAにおけるテスト容易化設計法 (VLSIのテスト容易化設計)