ジョセフソン論理回路のテストについて
スポンサーリンク
概要
- 論文の詳細を見る
4JLジョセフソン論理ゲートに物理的欠陥が生じた場合の電気的振舞いを計算機シミュレーションによって解析し、次のことを明らかにした。(1)論理テストでは、製造工程の不安定さや工程中に混入した不純物に起因する欠陥の半分も検出できない。(2)電源の電流を観測することにより、高い欠陥検出率を達成することが可能である。(3)電流テストはジョセフソン論理回路のテストに非常に有効であろう。
- 社団法人電子情報通信学会の論文
- 1995-10-19
著者
関連論文
- 部分可観測な順序回路における論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- D-10-5 単一縮退故障シミュレータを用いた順序回路における多重故障の診断
- CMOS回路における短絡故障の一モデルとそのテスト生成法
- テストパターンの診断分解能に及ぼす影響
- 2重故障シミュレータを用いた組合せ回路における多重論理故障の診断法
- 誤り経路追跡と故障シミュレーションを用いた順序回路における単一故障の一診断法
- 分解されたPLAのテスタビリティについて
- 相互に接続されたPLAに対する並列故障シミュレーション
- CPLD用PLAの分解についての一検討
- 組合せ回路における論理故障のシミュレーションに基づく一診断法
- 組合せ回路における短絡故障のテストに対する一提案
- ジョセフソン論理回路のテストについて
- ジョセフソン論理回路のテストについて
- 組合せ回路におけるn線間の短絡故障の診断法
- 組合せ回路の単一短絡故障に対する検出率の一評価法
- 組合せ回路における単一短絡故障の診断法
- 特集「ハードウェア記述言語 : 新しいシステム設計環境の実現に向けて」の編集にあたって
- 組合せ回路における単一縮退故障の一診断法
- PLAにおけるテスト容易化設計法 (VLSIのテスト容易化設計)