部分可観測な順序回路における論理故障の一診断法
スポンサーリンク
概要
- 論文の詳細を見る
以前我々は、順序回路におけるゲートレベルの多重論理故障を診断する手法を提案した。この手法は、全可観測な回路(回路中の全ての信号線がプローブにより観測可能な回路)を対象としていた。しかし、多層配線のために観測できない信号線が存在する。ここでは、以前提案した手法を拡張し、部分的に観測可能な回路(部分可観測な順序回路)における任意の多重論理故障を診断する手法を提案し、計算機実験によりその性能を評価する。
- 社団法人電子情報通信学会の論文
- 1997-02-13
著者
-
山崎 浩二
明治大学理工学部情報科学科
-
吉村 慎一
松下電器産業株式会社半導体社開発本部システムlsi技術統括部
-
吉村 慎一
明治大学理工学部情報科学科
-
井上 晃一
明治大学理工学部情報科学科
-
山田 輝彦
明治大学理工学部情報科学科
-
山田 輝彦
明治大学理工学部
関連論文
- 抵抗性オープン故障のモデル化とそのテスト生成について (ディペンダブルコンピューティング)
- 抵抗性オープン故障のモデル化とそのテスト生成について(テスト生成,VLSI設計とテスト及び一般)
- 隣接信号線を考慮したオープン故障のテストパターンについて(欠陥ベーステスト,VLSI設計とテスト及び一般)
- 隣接信号線を考慮した動的なオープン故障に対する故障診断法(故障診断,VLSI設計とテスト及び一般)
- Pass/Fail情報を用いた単一ブリッジ故障の診断における診断テストと故障モデルの関係(VLSI設計とテスト)
- CPLDのPLAブロックにおけるクロスポイント故障および縮退故障の診断法
- ディレイテストにおけるパス選択基準とテストクオリティの評価
- 部分可観測な順序回路における論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- 大規模なAND-OR論理のCPLDによる一実現法
- 故障シミュレータを利用した順序回路における単一論理故障の一診断法
- D-10-5 単一縮退故障シミュレータを用いた順序回路における多重故障の診断
- CMOS回路における短絡故障の一モデルとそのテスト生成法
- テストパターンの診断分解能に及ぼす影響
- 2重故障シミュレータを用いた組合せ回路における多重論理故障の診断法
- 誤り経路追跡と故障シミュレーションを用いた順序回路における単一故障の一診断法
- 分解されたPLAのテスタビリティについて
- 相互に接続されたPLAに対する並列故障シミュレーション
- CPLD用PLAの分解についての一検討
- 組合せ回路における論理故障のシミュレーションに基づく一診断法
- 組合せ回路における短絡故障のテストに対する一提案
- ジョセフソン論理回路のテストについて
- ジョセフソン論理回路のテストについて
- 組合せ回路におけるn線間の短絡故障の診断法
- マイクロプロセッサの故障検出率向上のための命令サンプリング手法
- 組合せ回路の単一短絡故障に対する検出率の一評価法
- 組合せ回路における単一短絡故障の診断法
- CPLDのPLAブロックにおけるクロスポイント故障および縮退故障の診断法
- n 回検出テストの故障診断に対する有用性に関する一考察(故障診断, VLSI 設計とテスト及び一般)
- 特集「ハードウェア記述言語 : 新しいシステム設計環境の実現に向けて」の編集にあたって
- 組合せ回路における単一縮退故障の一診断法
- PLAにおけるテスト容易化設計法 (VLSIのテスト容易化設計)