分解されたPLAのテスタビリティについて

概要

論文の詳細を見る
PLA (Programmable Logic Array) は, その規則的な構造により論理設計やレイアウト設計の自動化が容易である. そのため, マイクロプロセッサの制御部やマイクロデコード部などの論理回路を実現するために広く用いられている. 論理回路を単一のPLAで実現する場合に比べ, より小さなPLAに分解して実現するほうがチップ面積を削減できる. また, 遅延も小さく抑えられることが多い. ランダムパターンによるテストを考えた場合, PLAはそのファンインの多いことからテスタビリティが良くないと言われている. PLAを分解することによって個々のPLAブロックのファンインを小さく抑えることができれば, テスタビリティを改善できる可能性がある. そこで, 相互に接続されたPLAに対する並列故障シミュレータPLANCS (PLA Network Crosspoint Fault Simulator) を使用して, 大規模なPLAを分解したときのランダムテスト容易性の変化について実験を行なった. ここでは, その実験結果を提示し, それについて考察をする.
一般社団法人情報処理学会の論文
1997-03-12