信号遷移確率に基づくCMOS論理回路の消費電力低減手法

スポンサーリンク

概要

論文の詳細を見る
CMOS組み合せ論理回路の入力には、論理的には対称でもトポロジー的には非対称なものがある。その入力に性質の異なる信号を加える場合、その入力への割り当て方によって論理的動作は同じでも消費電力が異なる場合がありうる。本研究ではその点に着目し、入力信号が確率的に遷移するという仮定のもとでCMOS組み合せ論理回路の基本的要素である2入力NANDゲートについてモデル化を行い、その消費電力の理論式を導き、それに基づいて消費電力最適の割り当て方の提案を行う。同時にこの手法を複数ゲートからなる回路へ拡張する方法を示す。また、シミュレーションによって理論式の妥当性を検証した後、消費電力の割り当て方法による低減効果の比較を行う。
社団法人電子情報通信学会の論文
1993-09-16

著者

関連論文

もっと見る

スポンサーリンク