セレクタを効率的に利用した論理回路合成手法

スポンサーリンク

概要

論文の詳細を見る
従来の論理合成手法はあらゆる論理、ゲート・ライブラリに対応するために人手設計に劣る場合がある。本研究ではセレクタを利用することに注目して従来の論理合成手法では見落としてしまう最適解を求める。セレクタの利用のために論理の対称性を利用する。論理から対称性を抽出する方法、回路から抽出する方法、論理分割を行なってから対称性を抽出する方法の3つの方法を開発した。これらによって15%の論理で従来の論理合成手法より回路規模の縮小ができた。さらに論理の特性とセレクタの利用効率の関係から計算時間の短縮ができることを示した。また、マルチプレクサ・ベースのFPGA合成ツールとの比較を行ない、本研究の手法が効果があることを示した。
一般社団法人情報処理学会の論文
1997-05-23

著者

関連論文

もっと見る

スポンサーリンク