DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ(<特集>創立40周年記念論文)
スポンサーリンク
概要
- 論文の詳細を見る
DRAMとロジックの混載は, 21世紀のSOC(System-On-a-Chip)時代を支える最も重要な技術の1つである.従来は分チップ構成であったCPUと主記憶を1チップ化することにより, 今までにない新しい計算機構成法の実現が可能となる.本稿では, 特にオンチップ・メモリシステムに焦点を当て, 著者らがこれまでに提案してきたDRAM/ロジック混載LSI向けキャッシュ・アーキテクチャについて議論する.これらのキャッシュは, DRAM/ロジック混載LSIの特徴である高オンチップ・メモリバンド幅を有効に活用し, その潜在能力を引き出すことで, 高性能かつ低消費エネルギーなオンチップ・メモリシステムの実現を可能にする.
- 一般社団法人情報処理学会の論文
- 2001-03-15
著者
-
井上 弘士
九州大学大学院システム情報科学府
-
村上 和彰
九州大学大学院システム情報科学府
-
甲斐 康司
パナソニック(株)プラットフォーム開発センター
-
甲斐 康司
財団法人九州システム情報技術研究所
-
石原 亨
東京大学大学院大規模集積システム設計教育研究センター
-
石原 亨
京都大学大学院情報学研究科
関連論文
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- 情報社会を支えるディペンダブル・プロセッサ
- 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 大規模システム評価環境PSI-SIM : 数千個のマルチコア・プロセッサを搭載したペタスケールコンピュータの性能予測(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 動的再構成可能プロセッサVulcan2とそのソフトウェア開発環境ISAccに関する研究(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
- C-12-29 演算/メモリ性能のバランスを考慮したマルチコア実行方式(C-12.集積回路,一般セッション)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- トランザクショナルメモリにおける並列実行トランザクション数動的制御法の提案とその評価(並列処理,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価(並列処理,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
- 3次元積層プロセッサ・アーキテクチャの研究動向
- SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
- 近似文字列照合プログラム実行の特徴解析と高速化に関する検討(解析・省電力,SWoPP2006)
- 計算機アーキテクチャのトップカンファレンスを攻略しよう!
- クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
- クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
- マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
- マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
- C-12-31 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案(C-12.集積回路,一般セッション)
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- PSI-NSIM : 大規模並列システムの性能解析に向けた並列相互結合網シミュレータ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 次世代スーパーコンピュータの設計開発に向けたシステム性能評価環境PSI-SIM(HPC-16 : 性能評価)
- 大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- Cellプロセッサへの分子軌道法プログラムの実装と評価(HPC-6 : 並列アプリケーション)
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 待機状態ラインに対する参照局所性を考慮した低リーク・キャッシュの性能低下抑制方式(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信タイミングを考慮した衝突削減のためのMPIランク配置最適化技術(並列計算)
- 負荷ばらつきを考慮したMPIブロードキャスト通信の動的最適化に関する研究(HPC-11 : 通信I)
- 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- キャッシュ・ミス頻発命令を考慮したメモリ・システムの高性能化(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ(創立40周年記念論文)
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- Drowsyキャッシュにおけるモード切替アルゴリズムの評価(省電力アーキテクチャ)
- キャッシュ・ミス頻発ロード命令の特徴解析(一般セッションA プロセッサ・アーキテクチャI)
- キャッシュ・ミス頻発ロード命令を対象としたミス原因解析(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- キャッシュ・ミス頻発命令とその特徴解析(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- メモリアクセスの特徴を活用した高速かつ正確なメモリアーキテクチャ・シミュレーション法(プロセッサシミュレーション)
- 高速かつ正確なキャッシュシミュレーション法とその評価(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 高速かつ正確なキャッシュシミュレーション法とその評価(設計技術/性能評価,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- メモリ・アーキテクチャ・ベンチマーキング手法の提案(2006年並列/分散/協調処理に関する『高知』サマー・ワークショップ(SWoPP高知2006))
- チップマルチプロセッサにおけるキャッシュメモリの特性解析(ARC-5:キャッシュ,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データ値の局所性を利用したライン共有キャッシュの提案
- パケットペーシングを用いた集団通信アルゴリズムのシミュレーション評価
- 稼働コア数制限に基づくマルチコア・プロセッサ性能向上手法の提案
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討
- 待機ラインへの参照密度に基づく低リーク・キャッシュの動的制御(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 温度制約を考慮した積層構造マルチコア・プロセッサの性能評価(3D-II,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- シミュレーション結果の再利用によるキャッシュ・ミス率予測技術
- 実行の振舞いを鍵情報とする不正プログラムの動的検出方式(ARC-2: セキュア・アーキテクチャと組み込みプロセッサ, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- キャッシュメモリ中の衰退ラインを利用したメモリ整合性検証の高速化(アーキテクチャ,SWoPP2006)
- 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価
- 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価
- 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価
- 高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価
- 高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価
- 高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価
- 組込みシステム向けメニーコア用OpenCL環境
- 組込みシステム向けメニーコア用OpenCL環境
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- トランザクショナルメモリにおける並列実行トランザクション数動的制御法の提案とその評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- FPGAを用いたメニーコア・アーキテクチャSMYLErefの評価環境の構築(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- AI-1-1 メニーコアプロセッサはメインストリームになり得るか?(AI-1.メニーコアプロセッサはメインストリームになり得るか?,依頼シンポジウム,ソサイエティ企画)
- マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)