大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
スポンサーリンク
概要
- 論文の詳細を見る
現在我々は,ペタフロップス級時代の次世代スーパーコンピュータを対象とした統合型システム性能評価環境PSI-SIMを開発している.数万から数十万個のプロセッサを搭載した大規模並列計算機システムを対象とし,その実効性能を現実時間内で予測する.これを実現するためには,特に,1)プロセッサ間通信プロファイルの取得,ならびに,2)インターコネクト・シミュレーションによる性能予測,を高速かつ正確に実施する必要がある.本稿では,高速な通信プロファイルの取得を目的としたプログラム・コードの抽象化技法を提案する.また,2つのアプリケーション・プログラムを用いた適用実験を行い,抽象化方式の違いが通信プロファイル取得速度と精度に与える影響を解析する.
- 一般社団法人情報処理学会の論文
- 2007-08-01
著者
-
青柳 睦
九州大学情報基盤研究開発センター
-
井上 弘士
九州大学大学院システム情報科学府
-
村上 和彰
九州大学大学院システム情報科学府
-
村上 和彰
九州大学:戦略的創造研究推進事業
-
青柳 睦
九州大学情報基盤センター
-
稲富 雄一
九州大学
-
本田 宏明
九州大学
-
薄田 竜太郎
福岡県産業・科学技術振興財団
-
薄田 竜太郎
(財)福岡県産業・科学技術振興財団
-
稲富 雄一
九州大学情報基盤研究開発センター
-
稲富 雄一
(財)九州先端科学技術研究所システムlsi研究室グループ次世代スーパーコンピュータ開発支援室
-
柴村 英智
(財) 九州先端科学技術研究所次世代スーパーコンピュータ開発支援室
-
本田 宏明
九州先端科学技術研究所
-
本田 宏明
九州大学情報基盤研究開発センター
-
松本 幸
九州大学大学院システム情報科学府
-
井上 弘士
九州大学大学院システム情報科学研究院
-
柴村 英智
(財) 九州システム情報技術研究所
-
柴村 英智
(財)九州先端科学技術研究所
-
Inoue K
Kyushu
-
松本 幸
九州大学大学院システム情報科学府:(財) 九州システム情報技術研究所
-
Murakami K
Department Of Informatics Kyushu University
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報知能工学部
-
本田 宏明
九州大学情報基盤センター
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報理学部門
関連論文
- エアリード楽器の発音機構 : 流体と音の相互作用の解析 (オイラー方程式の数理 : 渦運動と音波150年)
- 4.大学間連携グリッド基盤の運用(e-サイエンスを実現するグリッド技術)
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- 21aEJ-5 圧縮性LESを用いた小型エアリード楽器の数値解析(21aEJ 圧縮性流体,領域11(統計力学,物性基礎論,応用数学,力学,流体物理))
- 情報社会を支えるディペンダブル・プロセッサ
- 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 片側通信を用いた並列フラグメント分子軌道計算プログラムの実装(HPC-5 : アプリケーションI)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- GridFMO : グリッド環境を用いた大規模量子化学計算(グリッド)
- 大規模システム評価環境PSI-SIM : 数千個のマルチコア・プロセッサを搭載したペタスケールコンピュータの性能予測(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- NAREGIグリッドミドルウェアによる大規模連携接続実証実験(OS-6:分散システム,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 21aEJ-3 3次元LESによるオカリナの発音機構の解明(21aEJ 圧縮性流体,領域11(統計力学,物性基礎論,応用数学,力学,流体物理))
- 28pQC-6 圧縮性LESを用いた小型エアリード楽器の数値解析(渦運動・波動・その他,領域11,統計力学,物性基礎論,応用数学,力学,流体物理)
- 大学間連携グリッド基盤の運用
- 27pQC-5 Kicked Rotor系の状態制御と遷移 : GPGPUによる量子ダイナミクス(量子カオス系・量子論基礎(その他の量子力学系を含む),領域11,統計力学,物性基礎論,応用数学,力学,流体物理)
- グリッドミドルウェアの階層的管理機構によるNAREGIインストーラの設計と実装(グリッド)
- 20aVB-8 楽器に於ける渦音の役割 : 流体と音波の連成計算による解析V(20aVB 流体一般(波動・複雑流体・シミュレーション手法等),領域11(統計力学,物性基礎論,応用数学,力学,流体物理))
- 24aWF-7 楽器に於ける渦音の役割: 流体と音波の連成計算による解析III(圧縮性流体・複雑流体,領域11,統計力学,物性基礎論,応用数学,力学,流体物理)
- B-10-23 敷設済み伝送路を用いた光3R再生システムフィールド実験(B-10.光通信システムB(光通信),一般講演)
- 敷設済み光ケーブルを用いた光3R再生フィールド実験((フォトニック)IPネットワーク技術, (光)ノード技術, WDM技術, 一般)
- B-12-9 GMPLS制御された全光2R再生システムを適用した品質保証された40Gbit/s波長パスサービスフィールド実験(B-12. フォトニックネットワーク, 通信2)
- 動的再構成可能プロセッサVulcan2とそのソフトウェア開発環境ISAccに関する研究(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
- C-12-29 演算/メモリ性能のバランスを考慮したマルチコア実行方式(C-12.集積回路,一般セッション)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- トランザクショナルメモリにおける並列実行トランザクション数動的制御法の提案とその評価(並列処理,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価(並列処理,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 圧縮性LESを用いたエアリード楽器の発音機構の数値解析 (数値解析と数値計算アルゴリズムの最近の展開--RIMS研究集会報告集)
- GMPLSマルチレイヤ相互連携システムを適用した動的な40Gbit/s波長パス切り替えフィールド実験((フォトニック)IPネットワーク技術, (光)ノード技術, 光バーストスイッチング技術, WDM技術, 一般)
- GMPLSマルチレイヤ相互連携システムを適用した動的な40Gbit/s波長パス切り替えフィールド実験
- C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
- 3次元積層プロセッサ・アーキテクチャの研究動向
- SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
- 圧縮性LESを用いたエアリード楽器の発音機構の数値解析 (数値解析と数値計算アルゴリズムの最近の展開)
- 近似文字列照合プログラム実行の特徴解析と高速化に関する検討(解析・省電力,SWoPP2006)
- GMPLSマルチレイヤ相互連携システムを適用した動的な40Gbit/s波長パス切り替えフィールド実験((フォトニック)IPネットワーク技術, (光)ノード技術, 光バーストスイッチング技術, WDM技術, 一般)
- LESを用いた2次元および3次元エッジトーンの数値解析
- 計算機アーキテクチャのトップカンファレンスを攻略しよう!
- クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
- クラウド環境によるOpenNSIMインターコネクトシミュレーションサービス
- マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
- マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
- C-12-31 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案(C-12.集積回路,一般セッション)
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 大規模再構成可能データパスにおける実行前処理削減方式の検討
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- PSI-NSIM : 大規模並列システムの性能解析に向けた並列相互結合網シミュレータ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- 次世代スーパーコンピュータの設計開発に向けたシステム性能評価環境PSI-SIM(HPC-16 : 性能評価)
- 大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- Cellプロセッサへの分子軌道法プログラムの実装と評価(HPC-6 : 並列アプリケーション)
- 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
- 演算/メモリ性能バランスを考慮したCMP向けヘルパースレッド実行方式の提案と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 待機状態ラインに対する参照局所性を考慮した低リーク・キャッシュの性能低下抑制方式(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信タイミングを考慮した衝突削減のためのMPIランク配置最適化技術(並列計算)
- 負荷ばらつきを考慮したMPIブロードキャスト通信の動的最適化に関する研究(HPC-11 : 通信I)
- 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- キャッシュ・ミス頻発命令を考慮したメモリ・システムの高性能化(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ(創立40周年記念論文)
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- Drowsyキャッシュにおけるモード切替アルゴリズムの評価(省電力アーキテクチャ)
- キャッシュ・ミス頻発ロード命令の特徴解析(一般セッションA プロセッサ・アーキテクチャI)
- キャッシュ・ミス頻発ロード命令を対象としたミス原因解析(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- キャッシュ・ミス頻発命令とその特徴解析(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- メモリアクセスの特徴を活用した高速かつ正確なメモリアーキテクチャ・シミュレーション法(プロセッサシミュレーション)
- 高速かつ正確なキャッシュシミュレーション法とその評価(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 高速かつ正確なキャッシュシミュレーション法とその評価(設計技術/性能評価,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- メモリ・アーキテクチャ・ベンチマーキング手法の提案(2006年並列/分散/協調処理に関する『高知』サマー・ワークショップ(SWoPP高知2006))
- チップマルチプロセッサにおけるキャッシュメモリの特性解析(ARC-5:キャッシュ,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データパス分割に基づく高信頼プロセッサの提案とその予備評価(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ヘテロジニアスな並列計算環境を応用した連成・連係計算の提案
- 2次元および3次元モデルを用いたエッジトーンの数値解析 (オイラー方程式の数理 : 力学と変分原理250年)
- 連成・連携計算によるデータ量削減の評価
- 連成・連携計算によるデータ量削減の評価
- 連成・連携計算によるデータ量削減の評価
- 連成・連携計算によるデータ量削減の評価
- 22pPSB-74 流体音に於ける移動境界問題 : 音源としての移動境界(22pPSB 領域11ポスターセッション,領域11(統計力学,物性基礎論,応用数学,力学,流体物理))
- 3次元エアリード楽器の流体音源と発振特性 (オイラー方程式の数理 : カルマン渦列と非定常渦運動100年)