3次元積層プロセッサ・アーキテクチャの研究動向

概要

論文の詳細を見る
マイクロプロセッサの継続的な発展を可能にする新しいアプローチとして3次元積層デバイスの活用が国内外で注目を集めている.複数ダイを製造後に積層することにより,微細化に頼らない集積度の向上が可能となる.また,これまでの 2 次元実装 LSI においては,回路の大規模化に伴いブロック間接続のための配線が長くなり,引いては動作周波数の低下や消費電力の増大を招くといった問題があった.これに対し,3 次元積層 LSI では,3 次元方向へ回路を集積することで短い配線長を維持しつつ,回路を大規模化できるといった利点がある.これに加え,DRAM とロジックのように異なるプロセスを製造した複数のダイを積層し,これらの間を多数の貫通ビア (TSV:Through Silicon Via) で接続することにより,従来の複数チップ構成では実現し得なかった極めて高いメモリバンド幅の活用が可能となる.本講演では,特にマイクロプロセッサとメモリに焦点を当て,3 次元積層アーキテクチャの研究動向を紹介する.
2011-01-13