甲斐 康司 | パナソニック(株)プラットフォーム開発センター
スポンサーリンク
概要
関連著者
-
甲斐 康司
パナソニック(株)プラットフォーム開発センター
-
村上 和彰
九州大学大学院システム情報科学府
-
甲斐 康司
(財)九州システム情報技術研究所
-
井上 弘士
九州大学大学院システム情報科学府
-
甲斐 康司
パナソニック
-
村上 和彰
九州大学 情報基盤センター
-
井上 弘士
九州大学 大学院システム情報科学研究科 情報工学専攻
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報理学部門
-
村上 和彰
九州大学:戦略的創造研究推進事業
-
福田 晃
九州大学大学院システム情報科学研究院
-
大澤 拓
九州大学大学院システム情報科学研究科情報工学専攻
-
小野 貴継
九州大学大学院システム情報科学府
-
井上 弘士
九州大学大学院システム情報科学研究院
-
森 眞一郎
九州大学大学院総合理工学研究科情報システム学専攻
-
Inoue K
Kyushu
-
井上 弘士
九大 大学院システム情報科学研究院
-
宮嶋 浩志
九州大学 大学院システム情報科学研究科 情報工学専攻
-
甲斐 康司
九州大学大学院総合理工学研究科
-
Murakami K
Department Of Informatics Kyushu University
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報知能工学部
-
村上 和彰
九州大学 システム情報科学府
-
安浦 寛人
九州大学大学院システム情報科学研究院
-
木村 晋二
早稲田大学
-
安浦 寛人
九州大学
-
市川 晴久
電気通信大学人間コミュニケーション学科
-
市川 晴久
電気通信大学
-
藤島 実
東京大学大学院新額域創成科学研究科
-
藤島 実
東京大学新領域創成科学研究科:東京大学工学系研究科
-
福田 晃
九州大学大学院システム情報科学府・研究院
-
王 淑珍
北九州市立大学
-
唐津 治夢
SRIインターナショナル
-
木村 晋二
早稲田大学大学院情報生産システム研究科
-
富田 眞治
九州大学大学院総合理工学研究科情報システム学専攻
-
鄭 カイ
早稲田大学大学院 情報生産システム研究科
-
木村 智生
パナソニック(株)
-
九黒丸 俊一
パナソニック(株)
-
甲斐 康司
九州システム情報技術研究所
-
藤島 実
東京大学
-
藤島 実
東京大学大学院工学系研究科電気系工学専攻
-
富田 眞治
九州大学大学院総合理工学研究科
-
富田 眞治
九州大学
-
末吉 敏則
熊本大学
-
甲斐 康司
財団法人九州システム情報技術研究所
-
福田 晃
九州大学
-
末吉 敏則
九州大学
-
木村 智生
松下電器産業株式会社プラットフォーム開発センター
-
シン ウェイジェイ
早稲田大学大学院 情報生産システム研究科
-
石原 亨
東京大学大学院大規模集積システム設計教育研究センター
-
蒲池 恒彦
九州大学大学院 総合理工学研究科
-
甲斐 康司
松下電器産業株式会社プロットフォーム開発センター
-
蒲池 恒彦
九州大学大学院総合理工学研究科
-
石原 亨
京都大学大学院情報学研究科
-
村上 和彰
九州大学
-
福田 晃
九州大学大学院システム情報学府・研究院
著作論文
- 2025年半導体デバイスの進化予測 : 集積回路研究会主催「LSIの未来を考える石垣ワークショップ」からの提言(2025年半導体デバイスの進化予測,デザインガイア2008-VLSI設計の新しい大地)
- 2025年半導体デバイスの進化予測 : 集積回路研究会主催「LSIの未来を考える石垣ワークショップ」からの提言(2025年半導体デバイスの進化予測,デザインガイア2008-VLSI設計の新しい大地)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化
- 自動パイプライン化を用いたFPGAにおけるプロトタイピングの高速化
- DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ(創立40周年記念論文)
- 動的可変ラインサイズ・キャッシュ・アーキテクチャとその性能およびオンチップDRAMの消費エネルギーに関する評価
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- 可変構造型並列計算機のPE間通信プロトコル
- 可変構造型並列計算機のネットワーク制御
- 可変構造型並列計算機の通信システム