甲斐 康司 | (財)九州システム情報技術研究所
スポンサーリンク
概要
関連著者
-
甲斐 康司
(財)九州システム情報技術研究所
-
甲斐 康司
パナソニック(株)プラットフォーム開発センター
-
安浦 寛人
九州大学大学院システム情報科学研究院
-
村上 和彰
九州大学大学院システム情報科学府
-
安浦 寛人
九州大学
-
安浦 寛人
九州大学大学院システム情報科学研究科情報工学専攻
-
甲斐 康司
パナソニック
-
村上 和彰
九州大学 情報基盤センター
-
井上 弘士
九州大学 大学院システム情報科学研究科 情報工学専攻
-
安浦 寛人
九州大学大学院 システム情報科学研究院
-
大澤 拓
九州大学大学院システム情報科学研究科情報工学専攻
-
井上 昭彦
九州大学 大学院 システム情報科学研究科
-
井上 昭彦
九州大学大学院システム情報科学研究科情報工学専攻
-
宮嶋 浩志
九州大学 大学院システム情報科学研究科 情報工学専攻
-
村上 和彰
九州大学大学院 システム情報科学研究院 情報知能工学部
-
村上 和彰
九州大学 システム情報科学府
-
井上 弘士
九州大学大学院システム情報科学府
-
石原 亨
九州大学大学院システム情報科学研究科
-
大津 拓
九州大学大学院システム情報科学研究科情報工学専攻
-
村上 知彰
九州大学大学院システム情報科学研究科情報工学専攻
著作論文
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- マイクロプロセッサにおけるアーキテクチャレベルの低消費電力化手法
- 動的可変ラインサイズ・キャッシュ・アーキテクチャとその性能およびオンチップDRAMの消費エネルギーに関する評価
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価