PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
スポンサーリンク
概要
- 論文の詳細を見る
PPRAM等のDRAM/ロジック混載LSIにおいては,DRAMがプロセッサ等のロジックと同一チップ上に搭載されるため,従来の「MPU+DRAM」分チップ型構成のコンピュータ・システムに比べて,メモリパスの構成の自由度が向上する.すなわち,従来の「MPU+DRAM」分チップ型構成におけるメモリパスは「「データパス-オンチップ・レジスタ-オンチップ・キャッシュ」(+オフチップ・キャッシュ)+オフチップ主記憶(=DRAM)」という階層メモリ構成を採るのが一般である.これに対しPPRAMでは,アプリケーション対応に次の3種類のオンチップ・メモリパスのいずれかを採ることが可能である:(i)「データパス-オンチップ・レジスタ-オンチップ・キャッシュ-オンチップ主記憶(=DRAM)」(+オフチップ主記憶),(ii)「データパス-オンチップ・レジスタ-オンチップ主記憶」(+オフチップ主記憶),(iii)「データパス-オンチップ主記憶」(+オフチップ主記憶).本稿では,この3種類のオンチップ・メモリパス・アーキテクチャの特性,特にアプリケーション自体が要求するメモリ・バンド巾と実際に提供するバンド巾との相違が当該アプリケーションの実行性能に与える影響について,定性的かつ定量的に評価する.
- 社団法人電子情報通信学会の論文
- 1997-04-25
著者
-
甲斐 康司
パナソニック(株)プラットフォーム開発センター
-
甲斐 康司
(財)九州システム情報技術研究所
-
村上 和彰
九州大学 情報基盤センター
-
井上 弘士
九州大学 大学院システム情報科学研究科 情報工学専攻
-
宮嶋 浩志
九州大学 大学院システム情報科学研究科 情報工学専攻
-
村上 和彰
九州大学 システム情報科学府
関連論文
- Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
- 動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサ Vulcan2, および, その開発ツールISAcc
- C-8-7 単一磁束量子回路を用いた2並列3段の再構成可能なデータパスの検討(C-8.超伝導エレクトロニクス,一般セッション)
- C-8-10 2並列4段の再構成可能なデータパスを有する単一磁束量子回路の検討(C-8.超伝導エレクトロニクス,一般セッション)
- C-8-21 単一磁束量子回路における2並列2段の再構成可能なデータパスの動作実証(C-8. 超伝導エレクトロニクス,一般セッション)
- C-8-16 アドバンストプロセス2.1を用いた2並列2段のSFQ-RDPの検討(C-8.超伝導エレクトロニクス,一般セッション)
- 2000-HPC-82-1 科学技術計算専用ロジック組み込み型プラットフォーム・アーキテクチャの開発 : プロジェクト全体像
- Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
- 2025年半導体デバイスの進化予測 : 集積回路研究会主催「LSIの未来を考える石垣ワークショップ」からの提言(2025年半導体デバイスの進化予測,デザインガイア2008-VLSI設計の新しい大地)
- 2025年半導体デバイスの進化予測 : 集積回路研究会主催「LSIの未来を考える石垣ワークショップ」からの提言(2025年半導体デバイスの進化予測,デザインガイア2008-VLSI設計の新しい大地)
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- マイクロプロセッサにおけるアーキテクチャレベルの低消費電力化手法
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- Eric(二電子積分計算専用プロセッサ)LSIの開発
- 二電子積分計算専用プロセッサ・アーキテクチャの開発(高性能アーキテクチャ)
- 二電子積分計算専用プロセッサ・アーキテクチャ
- 二電子積分計算専用プロセッサ・アーキテクチャ
- 可変構造型並列計算機のメモリ・アーキテクチャ
- Cellプロセッサへの分子軌道法プログラムの実装と評価(HPC-6 : 並列アプリケーション)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化
- 自動パイプライン化を用いたFPGAにおけるプロトタイピングの高速化
- キャッシュ・ミス頻発命令を考慮したメモリ・システムの高性能化(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
- プラットフォーム化の功績と今後の課題(組み込みシステムプラットフォーム)
- PPRAM^R_仕様に準拠したパイロット・チップPPRAM^R_256-4の開発
- PPRAMべース・システム向け分散共有メモリ・システムの提案
- [特別招待論文]メモリ-マルチプロセッサ一体型ASSP (Application-Specific Standard Product)アーキテクチャ : PPRAM
- 『新風』プロセッサにおける命令フェッチ機構
- 再構成可能コプロセッサに関する性能評価環境の構築
- DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ(創立40周年記念論文)
- 動的可変ラインサイズ・キャッシュ・アーキテクチャとその性能およびオンチップDRAMの消費エネルギーに関する評価
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- 可変構造型並列計算機のPE間通信プロトコル
- 可変構造型並列計算機のネットワーク制御
- 可変構造型並列計算機の通信システム
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
- 可変構造型並列計算機のプロセッサ・ユニット
- 可変構造型並列計算機の並列オペレーティング・システム-プロセス管理の概要
- 可変構造型並列計算機の分散オペレーティング・システムの構想
- 可変構造型並列計算機のメッセージ通信ユニット
- 可変構造型並列計算機のネットワーク・アーキテクチャ
- SIMP(単一命令流/多重命令パイプライン方式のシミュレーションによる評価
- ハイパスカラ・プロセッサ・アーキテクチャ : 動作原理および性能評価
- ハイパースカラ・プロセッサ『中洲1号』の開発環境および開発状況
- ハイパースカラ・プロセッサ・アーキテクチャ : ハイパフォーマンス・プロトタイプ・プロセッサの設計および予備性能評価
- 統合型並列化コンパイラ・システム : 概要
- 『新風』プロセッサの依存解析機能付きレジスタファイル
- 高性能システム・オン・チップ構成法に関する性能評価
- PPRAMベース・システム向けプログラミング環境の検討
- MPEG復号処理用PPRAM『PPRAM_』の設計
- リファレンスPPRAM「PPRAM^R」に基づく『PPRAM^R_』アーキテクチャの概要
- メモリ-マルチプロセッサ一体型ASSP「PPRAM」用標準通信インタフェース『PPRAM-Link Standard』Draft 0.0の概要
- 次々世代汎用マイクロプロセッサ・アーキテクチャPPRAMの概要
- 指数関数演算回路における性能/面積間のトレードオフに関する評価
- PPRAM-Link論理階層仕様(九大案0.1版)の概要
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- The Case for the Balanced Instruction Set Computer : SIMP(単一命令流/多重命令パイプライン)方式に向いた命令セット・アーキテクチャ
- 動的システム最適化技術SysteMorphの予備性能評価(システムII)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ストリームFIFO方式に基づくベクトル・プロセッサ『順風』 : IF文を含むDOループの処理
- 演算結果再利用による高信頼かつ低消費電力なプロセッサに関する検討(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 演算結果再利用による高信頼かつ低消費電力なプロセッサに関する検討(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 可変構造型並列計算機のメッセージ・コプロセッサ
- PTaaS(Platform for Tool as a Service) : クラウドサービスを通じて開発ツールを提供する(設計手法及び一般,デザインガイア2011-VLSI設計の新しい大地-)
- 参照密度関数に基づく参照局所性の形式化の試行(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)
- システムLSIの消費エネルギー見積もりの高精度化に関する検討
- システムLSIの消費エネルギー見積もりの高精度化に関する検討
- FPGAを用いたメニーコア・アーキテクチャ SMYLEref の評価環境の構築