可変構造型並列計算機のメモリ・アーキテクチャ

スポンサーリンク

概要

• 論文の詳細を見る

• 現在我々は,128台のPE(Processing Element)を128×128の多重化クロスバー網(MC-net:Multiplexed Crossbar Network)で接続するマルチプロセッサ・システム「可変構造型並列計算機」を開発している.本稿では,まず,本システムが採用した"可変構造"のメモリ・アーキテクチャについて述べた後,各PEにキャッシュを備えたことにより生じるマルチキャッシュ・コンシステンシ問題への対処方法について述べる.

• 一般社団法人情報処理学会の論文
• 1989-03-15

著者

• 村上 和彰

  九州大学大学院システム情報科学府

• 福田 晃

  九州大学大学院システム情報科学研究院

• 岩田 英次

  九州大学大学院総合理工学研究科情報システム学専攻

• 富田 眞治

  九州大学

• 末吉 敏則

  熊本大学

• 福田 晃

  九州大学

• 蒲池 恒彦

  九州大学

• 末吉 敏則

  九州大学

• 村上 和彰

  九州大学 情報基盤センター

• 蒲池 恒彦

  九州大学大学院総合理工学研究科

• 村上 和彰

  九州大学

関連論文

• 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
• 演算/メモリ性能バランスを考慮したCell/B.E.向けオンチップ・メモリ活用法とその評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
• 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
• 科学技術計算を対象とした大規模再構成可能データパスの性能評価(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
• 部分一括描画装置の処理能力向上のための描画面積最適化(計算機システム化技術,システムLSI設計とその技術)
• 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討(オンチップ・ネットワーク,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 大規模システム評価環境PSI-SIM : 数千個のマルチコア・プロセッサを搭載したペタスケールコンピュータの性能予測(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
• 動的再構成可能プロセッサVulcan2とそのソフトウェア開発環境ISAccに関する研究(リコンフィギャラブルプロセッサ,リコンフィギャラブルシステム,一般)
• Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
• 動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサ Vulcan2, および, その開発ツールISAcc
• 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
• 動的再構成可能プロセッサ Vulcan の評価
• Vulcan : Redefisの一実施例とそれへのユーザ機能実装例の紹介(システムI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• C-12-29 演算/メモリ性能のバランスを考慮したマルチコア実行方式(C-12.集積回路,一般セッション)
• チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
• チップマルチプロセッサにおけるメモリ負荷変動の定量的解析(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
• 大学における情報化戦略と理工系情報学科の貢献
• C-12-32 演算器配列型アクセラレータの温度解析(C-12.集積回路,一般セッション)
• PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
• PPRAM-MOE:分子軌道計算専用サーバMOEのプロセッシング・ノードLSI
• PPRAM-MOE:分子軌道計算専用サーバMOEプロセッシング・ノードLSI
• C-8-7 単一磁束量子回路を用いた2並列3段の再構成可能なデータパスの検討(C-8.超伝導エレクトロニクス,一般セッション)
• C-8-10 2並列4段の再構成可能なデータパスを有する単一磁束量子回路の検討(C-8.超伝導エレクトロニクス,一般セッション)
• C-8-21 単一磁束量子回路における2並列2段の再構成可能なデータパスの動作実証(C-8. 超伝導エレクトロニクス,一般セッション)
• C-8-16 アドバンストプロセス2.1を用いた2並列2段のSFQ-RDPの検討(C-8.超伝導エレクトロニクス,一般セッション)
• SRAM/DRAMハイブリッド・キャッシュにおける実行時動作モード決定法の提案
• Partially Direct SCF 法の開発と性能評価
• 科学技術計算専用ロジック組込み型プラットフォーム・アーキテクチャ技術をもちいた化学計算専用計算機の開発 : 概要と成果
• 化学計算専用計算機のプラットフォームシステム
• D-1-5 掌紋による生体認証の計算時間と精度の関係(D-1.コンピュテーション,一般セッション)
• 近似文字列照合プログラム実行の特徴解析と高速化に関する検討(解析・省電力,SWoPP2006)
• ビットパラレル手法によるアライメントアルゴリズム
• ビットパラレル手法によるアライメントアルゴリズム(バイオ)
• ビットパラレル手法によるアライメントアルゴリズム
• 超高速計算環境での生体関連分子の活性・機能予測システムの構築 : HIVプロテアーゼ阻害剤の解析への応用
• 2000-HPC-82-1 科学技術計算専用ロジック組み込み型プラットフォーム・アーキテクチャの開発 : プロジェクト全体像
• Redefis:動的再構成可能プロセッサを対象とした自動ASIP生成 : 動的再構成可能プロセッサVulcan2,および,その開発ツールISAcc(プロセッサ)
• 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
• 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
• 動的再構成可能プロセッサVulcanの評価(FPGAとその応用及び一般)
• 動的再構成可能プロセッサ Vulcan の評価
• 動的再構成可能プロセッサ Vulcan の評価
• 動的再構成可能プロセッサ Vulcan の評価
• マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
• マルチコア向けオンチップメモリ貸与法における実行コード生成法の改善
• アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 21世紀のVLSIアーキテクチャ
• 21世紀のVLSIアーキテクチャ
• 21世紀のVLSIアーキテクチャ
• 21世紀のVLSIアーキテクチャ
• 21世紀のVLSIアーキテクチャ
• C-12-31 命令フェッチ機構の共有に基づく低消費エネルギー化手法の提案(C-12.集積回路,一般セッション)
• 大規模再構成可能データパスにおける実行前処理削減方式の検討
• 大規模再構成可能データパスにおける実行前処理削減方式の検討
• 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
• 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
• 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
• 3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価
• プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
• シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
• 大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
• 負荷バランスの動的最適化によるMPIブロードキャスト性能改善
• キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
• キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
• キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
• キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
• Eric(二電子積分計算専用プロセッサ)LSIの開発
• 二電子積分計算専用プロセッサ・アーキテクチャの開発(高性能アーキテクチャ)
• 二電子積分計算専用プロセッサ・アーキテクチャ
• 二電子積分計算専用プロセッサ・アーキテクチャ
• 新「小原のアルゴリズム」に基づく二電子積分計算専用LSIについて
• 新「小原のアルゴリズム」に基づく二電子積分計算専用LSIについて
• 2000-HPC-82-3 科学技術計算専用ロジック組込み型プラットフォーム・アーキテクチャの開発 : 分子軌道法専用ロジックの検討
• 可変構造型並列計算機のキャッシュ・アーキテクチャ : キャッシュ構成およびキャッシュ内コヒーレンス処理
• 可変構造型並列計算機のキャッシュの単体性能評価
• 可変構造型並列計算機におけるキャッシュ・コヒーレンス処理
• 可変構造型並列計算機のメモリ・アーキテクチャ
• 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
• 適応的ヘルパースレッド実行に基づくマルチコア向け演算/メモリ性能バランシング
• チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
• シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
• 分子軌道計算専用計算機用LSI(ERIC)の開発
• 性能モデルによる予測を併用したAlltoallアルゴリズム動的選択技術の評価(性能予測)
• 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 通信タイミングを考慮した衝突削減のためのMPIランク配置最適化技術(並列計算)
• 負荷ばらつきを考慮したMPIブロードキャスト通信の動的最適化に関する研究(HPC-11 : 通信I)
• 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• 通信タイミングを考慮したランク配置最適化技術(通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• 2000-HPC-82-2 科学技術計算専用ロジック組込み型プラットフォーム・アーキテクチャの開発 : プラットフォーム・アーキテクチャ
• キャッシュ・ミス頻発命令を考慮したメモリ・システムの高性能化(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 教育用計算機QP-DLXの開発と開発環境
• 並列分散オペレーティングシステム : CEFOS (Communication-Execution Fusion OS)
• プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
• プラットフォーム化の功績と今後の課題(組み込みシステムプラットフォーム)
• PPRAM^R_仕様に準拠したパイロット・チップPPRAM^R_256-4の開発

もっと見る 閉じる

スポンサーリンク