DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
スポンサーリンク
概要
- 論文の詳細を見る
DRAM/ロジック混載LSIでは, ロジック部から発生する高熱のためにチップ内の温度が答易に上昇し, DRAMセルのデータ保持時間が減少するという問題点が指摘されている.データ保持時間の減少の問題はDRAMリフレッシュの頻度を増加すれば本質的には解決可能だが, リフレッシュの増加はシステム性能の低下および消費電力の増加を招く.本論文では, この問題に対し, 無駄なリフレッシュを避けることによりDRAMリフレッシュ頻度を削減するアーキテクチャを提案している.加えて, データの再配置によってリフレッシュを削減する手法も示している.これらのアーキテクチャ, 手法をシミュレーションにより評価したところ, もっとも良い組合わせでは, ほとんどのベンチマークで従来のリフレッシュ法と比較して80%のリフレッシュ回数の削減率を得た.また, 通常アクセスを考慮に入れても, 幾つかのベンチマークでは50%以上の削減率であった.
- 社団法人電子情報通信学会の論文
- 1998-03-05
著者
関連論文
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- フラッシュ・メモリを主記憶とするシステムのためのメモリ・アーキテクチャの検討
- マイクロプロセッサにおけるアーキテクチャレベルの低消費電力化手法
- 動的可変ラインサイズ・キャッシュ・アーキテクチャとその性能およびオンチップDRAMの消費エネルギーに関する評価
- DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提案
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- DRAM/ロジック混載LSIにおけるリフレッシュ・アーキテクチャ
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- PPRAM型LSIにおけるオンチップ・メモリパス・アーキテクチャの検討
- DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価