NII Koji | System LSI Development Center, Mitsubishi Electric Corporation

スポンサーリンク

概要

関連著者

もっと見る

著作論文

A CAD-Compatible SOI-CMOS Gate Array Using 0.35 μm Partially-Depleted Transistors (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
Realistic Scaling Scenario for Sub-100 nm Embedded SRAM Based on 3-Dimensional Interconnect Simulation(the IEEE International Conference on SISPAD '02)

スポンサーリンク