A CAD-Compatible SOI-CMOS Gate Array Using 0.35 μm Partially-Depleted Transistors (Special Issue on Low-Power High-Speed CMOS LSI Technologies)

スポンサーリンク

概要

著者

関連論文

もっと見る

スポンサーリンク