混晶化によるPtSiのコンタクト抵抗低減に関する検討(プロセス科学と新プロセス技術)

概要

論文の詳細を見る
極微細MOSFETのソース/ドレイン拡散層におけるコンタクト抵抗の低減を目的として、ショットキー障壁高さを制御したPt_xHf_<1-x>Siの、n^+-Si(100)及びp^+-Si(100)に対するコンタクト抵抗率をcross-bridge Kelvin resistor (CBKR)法により評価した。Pt(8-12nm)/Hf(2-8nm)/Si(100)構造をin-situで室温堆積し、窒素中400℃/60minのシリサイド化によりPt_xHf_<1-x>Si層を形成した。Pt_<0.6>Hf_<0.4>Si/n-Si(100)構造においてショットキー障壁高さ0.53eV、Pt_<0.9>Hf_<0.1>Si/p-Si(100)構造において0.26eVが得られた。さらに、CBKR法により、Pt_<0.6>Hf_<0.4>Si/n^+-Si(100)構造において2x10^<-7>Ωcm^2(コンタクト面積:4μm^2)、Pt_<0.9>Hf_<0.1>Si/p^+-Si(100)構造において7.1x10^<-8>Ωcm^2(コンタクト面積:9μm^2)が得られることを明らかにした。
2011-10-13