Embedded System Cost Optimization via Data Path Width Adjustment (Special Issue on Synthesis and Verification of Hardware Design)
スポンサーリンク
概要
- 論文の詳細を見る
Entire systems embedded in a chip and consisting of a processor, memory, and system-specific peripheral hardware are now commonly contained in commodity electronic de-vices. Cost minimization of these systems is of paramount economic importance to manufactures of these devices. By employing a variable configuration processor in conjunction with a multi-precision compiler generator, we show that there are situations in which considerable system cost reduction can be obtained by synthesizing a CPU that is narrower than the largest variable in the application program.
- 社団法人電子情報通信学会の論文
- 1997-10-25
著者
-
Tomiyama Hiroyuki
Graduate School Of Information Science Nagoya University
-
Tomiyama Hiroyuki
The Department Of Computer Science And Communication Engineering Graduate School Of Information Scie
-
Tomiyama Hiroyuki
The Interdisciplinary Graduate School Of Engineering Sciences Kyushu University
-
Inoue A
The Department Of Computer Science And Communication Engineering Graduate School Of Information Scie
-
Koizumi Hisao
Mitsubishi Electric Corporation
-
SHACKLEFORD Barry
Hewlett-Packard Laboratories, Mitsubishi Electric Corporation
-
YASUDA Mitsuhiro
Mitsubishi Electric Corporation
-
Takada H
Graduate School Of Information Science Nagoya University
-
Tomiyama H
Department Of Information Engineering The Graduate School Of Information Science Nagoya University
-
Takada H
Department Of Information Engineering The Graduate School Of Information Science Nagoya University
-
小泉 寿男
東京電気大学
-
OKUSHI Etsuko
Mitsubishi Electric Corporation
-
INOUE Akihiko
the Interdisciplinary Graduate School of Engineering Sciences, Kyushu University
-
YASUURA Hiroto
the Interdisciplinary Graduate School of Engineering Sciences, Kyushu University
-
Tomiyama H
Graduate School Of Information Science Nagoya University
-
Shackleford B
Hewlett‐packard Lab. Ca Usa
-
Shackleford Barry
Hewlett-packard Laboratories
-
Yasuura Hiroto
The Interdisciplinary Graduate School Of Engineer Sciences Kyushu University
関連論文
- 協調学習における議論場と作業場間の連携支援方法とその実験評価
- 3ZA-3 車車間通信による車両情報を用いたリアルタイム交通流計測システム(ITSネットワーク・地図情報,学生セッション,ネットワーク)
- 3ZF-4 モデル駆動開発とWebサービスの連携による情報システム開発(情報システムとアーキテクチャ,学生セッション,コンピュータと人間社会)
- モジュール間相互関連表示を活用した組込みソフトウェア再利用開発の共同見積り手法とその適用評価
- 仕様変更対応性を指向したビジネスプロセスモデリングによる情報システム構築法
- 3ZF-8 利用者の要請に即応した組込みシステムのリコンフィギャラブル方式の検討(情報システムとアーキテクチャ,学生セッション,コンピュータと人間社会)
- 組み込みシステムの再利用開発を支援するソフトウェア・ハードウェアモジュール群の相互依存性ビジュアル表示管理法(オペレーティングシステム・システムソフトウェア)
- ハードウェア/ソフトウェア協調設計を含む組込みソフトウェア技術基礎習得のための学生実験方式
- Effective hardware task context switching in Virtex-4 FPGAs (VLSI設計技術)
- Effective hardware task context switching in Virtex-4 FPGAs (コンピュータシステム)
- Effective hardware task context switching in Virtex-4 FPGAs (リコンフィギャラブルシステム)
- 顧客情報を活用した製品開発コラボレーション手法とその検証
- ビジネスプロセスモデリングと実行可能モデリングを連結させた情報システム開発手法とその試作評価
- SIMD型並列計算機における高速処理方式
- 4ZH-3 オブジェクト指向を用いたゲームプログラミングの検討(ゲームAI,学生セッション,コンピュータと人間社会)
- 3ZG-5 教材作成による協調学習方式(eラーニング(1),学生セッション,コンピュータと人間社会)
- 1ZA-3 歩行履歴情報を基にした歩行者ナビゲーションシステムの構築(ナビゲーション,学生セッション,ネットワーク)
- A Proposal and Its Implementation of Agent System supporting the Quality of Senior Lives
- 分散環境における設計データ管理ワークフローシステム構築と実証
- 遠隔実験を含むWeb型遠隔授業のスケジューリング方式(学習支援)
- 3ZF-5 Webアプリケーションの部品化によるWebサービス生成手法(情報システムとアーキテクチャ,学生セッション,コンピュータと人間社会)
- 3ZC-8 ビジネスプロセスモデリングとワークフローを連携させた情報システム開発の検討(グループ意思決定支援,学生セッション,インターフェース)
- Instruction Schecduling to Reduce Switching Activity of Off-Chip Buses for Low-Power Systems with Caches (Special Section on VLSI Design and CAD Algorithms)
- Language and Compiler for Optimizing Datapath Widths of Embedded Systems (Special Section on VLSI Design and CAD Algorithms)
- Soft-Core Processor Architecture for Embedded System Design(Special Issue on Novel VLSI Processor Architectures)
- Task migration for energy savings in multiprocessor real-time systems (VLSI設計技術)
- A dynamic algorithm for energy savings in DEPS framework (組込みシステム)
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- Power Management for Idle Time in the Presence of Periodic Interrupt Services
- Memory Data Organization for Low-Energy Address Buses(Low-Power System LSI, IP and Related Technologies)
- A Method for Design of Embedded Systems for Multimedia Applications(Special Issue on Multimedia, Network, and DRAM LSIs)
- A method of FIR filter coefficient menory reduction using characteristic function model
- A method of FIR filter coefficient memory reduction using characteristic function model
- Top-Down Co-simulation of Hardware/Software Co-designs for Embedded Systems Based Upon a Component Logical Bus Architecture (Special Section on VLSI Design and CAD Algorithms)
- A Proposal for a Co-design Method in Control Systems Using Combination of Models : PAPER Special lssue on Synthesis and Verification of Hardware Design
- Impacts of Compiler Optimizations on Address Bus Energy : An Empirical Study(VLSI Design Technology and CAD)
- Effective Scheduling Algorithms for I/O Blocking with a Multi-Frame Task Model
- An Effective GA-Based Scheduling Algorithm for FlexRay Systems
- A front-end for better behavioral synthesis
- A front-end for better behavioral synthesis
- シニアコラム:IT好き放題 : 熟達技術者の博士学位取得を目指した支援活動の試み
- Synthesis of Minimum-Cost Multilevel Logic Networks via Genetic Algorithm (Special Section on VLSI Design and CAD Algorithms)
- Embedded System Cost Optimization via Data Path Width Adjustment (Special Issue on Synthesis and Verification of Hardware Design)
- Hardware Framework for Accelerating the Execution Speed of a Genetic Algorithm (Special Issue on New Concept Device and Novel Architecture LSIs)
- Satsuki: An Integrated Processor Synthesis and Compiler Generation System (Special Issue on Synthesis and Verification of Hardware Design)
- Partitioning of Behavioral Descriptions with Exploiting Function-Level Parallelism
- Function-Level Partitioning of Sequential Programs for Efficient Behavioral Synthesis
- Function Call Optimization for Efficient Behavioral Synthesis
- An RTOS-Based Design and Validation Methodology for Embedded Systems(System Programs)
- RTOS-Centric Cosimulator for Embedded System Design
- 組込みソフトウェア技術者育成のためのリアルタイムカーネル実装実習プログラムとその評価
- Static Task Scheduling Algorithms Based on Greedy Heuristics for Battery-Powered DVS Systems
- Random Number Generators Implemented with Neighborhood-of-Four, Non-locally Connected Cellular Automata(Special Section on VLSI Design and CAD Algorithms)
- Automatic Communication Synthesis with Hardware Sharing for Multi-Processor SoC Design
- Module Selection Using Manufacturing Information (Special Section on VLSI Design and CAD Algorithms)
- COACH: A Computer Aided Design Tool for Computer Architects (Special Section on VLSI Design and CAD Algorithms)
- Preemptive Hardware Multitasking on Dynamically Partially Reconfigurable FPGAs : Hardware and Reconfiguration Layers
- オープンソースソフトウェア環境を基盤としたM2Mデータ分析サービスシステムの開発
- SIPプロトコルをベースとした汎用接続型CTIサーバ方式とその実装
- 複数異種サービスへの機器接続を可能とするM2Mシステムのプロキシ通信方式と実装
- 利用権による機器遠隔サービスの競合回避方式と実装評価
- A Novel Framework for Effective Preemptive Hardware Multitasking on FPGAs
- Embedded System Covalidation with RTOS Model and FPGA
- オープンソースソフトウェア環境を基盤としたM2Mデータ分析サービスシステムの開発(インタプライズモデリング化技術,一般)
- Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis