データ駆動計算機EM-4プロトタイプのハードウェア構成
スポンサーリンク
概要
- 論文の詳細を見る
1000台規模のデータ駆動計算機EM-4を開発中である。本マシンのプロトタイプとして、要素プロセッサ数80台のシステムを実装中である。本稿は、プロトタイプシステムのハードウェア構成に関して述べる。
- 一般社団法人情報処理学会の論文
- 1990-03-14
著者
-
児玉 祐悦
電子技術総合研究所
-
坂井 修一
電子技術総合研究所
-
岡本 一晃
三洋電機株式会社
-
岡本 一晃
三洋電機(株)ハイパーメディア研究所
-
山口 善教
電子技術総合研究所
-
山口 喜教
電子技術総合研究所
関連論文
- 2000-ARC-139-26 MIPSベースマルチレッドプロセッサのFPGAによる実装と評価
- 実時間用並列計算機アーキテクチャの検討
- データ駆動計算機のアーキテクチャ最適化に関する考察
- データ駆動計算機EM-4の負荷分散
- データ駆動計算機EM-4のパイプライン構成
- データ駆動計算機EM-4のプロトタイプの構成
- データ駆動計算機EM-4における待ち合せ機構
- データ駆動計算機EM-4における要素プロセッサのシングルチップ化の検討
- データ駆動型シングルチッププロセッサのアーキテクチャ
- データ駆動型シングルチップによる高並列計算機の実行制御方式
- Crusoeがんばれ(インタラクティブ・エッセイ)
- 特集「計算機ベンチマークの最新動向」の編集にあたって
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- マクロブロックの優先度を用いたリアルタイム動画像通信に関する検討
- B-15-27 IP電話の無線IPv6化に関する検討(B-15.モバイルマルチメディア通信)
- 組込み向け並列信号処理エンジンによる複合メディア処理
- D-6-9 組込み向け並列信号処理エンジンの実装と基本動作
- D-6-8 組込み向け並列信号処理エンジンのアーキテクチャ
- 超並列計算機のための同期処理機構とその評価
- 超並列計算機RWC-1の入出力機構とその基礎評価(並列処理)
- 超並列計算機BWC-1相互結合網ルータの実現
- マルチスレッド計算機における同期機構とパイプライン構成
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 超並列要素プロセッサRICA-1とその基本性能
- 相互結合網のトポロジを活かしたシステム支援機能とその評価
- 超並列計算機におけるマルチスレッド処理機構と基本性能
- RWC-1の要素プロセッサ : 細粒度並列処理機能の強化
- RWC-1 におけるスレッド実行と基本性能
- RWC-1の入出力機構と基本性能
- 並列型AIマシン (「AIマシン」)
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 細粒度通信機構を持つ並列計算機EM-Xにおける共有メモリプログラムの効率的実行
- 並列計算機ノードプロセッサのFPGAを用いた実装と評価
- 並列計算機用要素プロセッサの細粒度同期機構におけるキャッシュ方式の検討
- ウェーブフロント型並列処理における分散メモリ型並列計算機の通信機構の評価 (並列処理)
- リモートメモリ書き込みを用いたMPIの効率的実装 (並列処理)
- 細粒度並列計算機EM-Xにおけるキャシュメモリアーキテクチャ
- マルチグレイン並列化コンパイラにおける臨界投機実行の効果について
- マルチグレイン並列化処理における臨界投機実行の適用
- 高並列計算機EM-Xの性能モニタリングツール
- 細粒度通信機構を持つ並列計算機EM-Xによる疎行列計算の性能評価
- 細粒度通信機構を用いたRadixソートの実行
- 行列演算ベンチマークを用いた並列計算機EM-Xの評価
- 投機的実行研究の最新動向とタスク間投機的実行の有効性
- 細粒度通信機構をもつ並列計算機EM-Xによる疎行列問題の並列処理
- RWC-1のシステム構成と基本動作
- Unlimited Speculative Executionの制御オーバヘッド削減手法
- 高並列計算機EM-Xのリモートメモリ参照機構の評価
- 並列計算機EM-4の細粒度通信による共有メモリの実現とマルチスレッドによるレーテンシ隠蔽
- 並列計算機EM-4におけるマクロタスク間投機的実行の分散制御方式
- 並列計算機 EM-4 の並列プログラミング言語 EM-C
- ループ間DOACROSS方式の並列計算機EM-4上での評価
- 並列計算機EM-Xのプロセッサ・ネットワークインターフェースの最適化の検討
- 多段先行評価方式の並列計算機EM-4上での予備評価
- EM-Cによるニューラルネットワークの実現
- EM-Cによる共有二分決定グラフの並列処理
- EM-Cによる粒度最適化の検討
- EM-Cによるアクティビティ分散方式の検討
- 並列計算機EM-4の並列プログラミング言語画EM-C
- RWC-1の入出用ATMノード
- RWC-1のマルチスレッド処理機構
- RWC-1における多レベル並列処理
- データ駆動計算機における静的負荷分散方式の検討
- 論理回路エミュレータを用いた細粒度並列計算機の評価
- RWC-1の入出力リングバス : テストベッド上での実装
- RWC-1の階層型MDCE網
- 超並列向け相互結合網MDCEの提案と評価
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- RWC-1相互結合網用プロトタイプ・ルータの設計
- 超並列計算機RWC-1の命令セットアーキテクチャ
- 超並列計算機RWC-1用プロセッサチップの設計
- 超並列計算機の相互結合網
- 臨界投機実行のWWW情報検索への応用
- 並列計算機EM-4におけるマルチスレッドプログラミングモデルと性能評価
- データ駆動計算機EM-4における共有二分決定グラフの並列処理について
- 海外の並列処理研究動向 : MITにおける並列処理研究の現状
- 3. 並列処理の諸問題 3.3 並列計算機におけるスケジューリングと負荷分散 (並列処理技術)
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境
- 高並列計算機EM-Xのアーキテクチャ
- データ駆動型シングルチッププロセッサEMC-Rの動作原理と実装 (並列処理)
- データ駆動計算機EM-4における資源管理の実現
- 超並列計算機RWC-1における同期機構
- 超並列計算機RWC-1の相互結合網
- 超並列計算機RWC-1における記憶構成
- 超並列計算機RWC-1における入出力機構
- 並列計算機EM-4/XのRICAによるメッセージ通信の実現
- 高並列計算機EM-4とその並列性能評価
- EM-4における適応型最適化方式
- EM-4における動的関数分散方式の評価
- データ駆動計算機EM-4プロトタイプにおけるソフトウェア体系
- データ駆動計算機EM-4プロトタイプにおける強連結化効果
- データ駆動計算機EM-4プロトタイプの性能評価
- データ駆動計算機EM-4プロトタイプの並列動作性能予備評価