データ駆動計算機EM-4における共有二分決定グラフの並列処理について
スポンサーリンク
概要
- 論文の詳細を見る
共有二分決定グラフ(Shared Binary Decision Diagrams、以下SBDD)はDirected Acyclic Graph (以下DAG)による論理関数の一表現形式であり、多くの実用的な論理関数を比較的小さな領域で表現でき、種々の演算を実際的な時間で実行できるため、論理設計支援のための様々な応用で用いられている。本稿ではSBDDを分散メモリ方式の並列計算機上で処理するための手法について述べる。本手法では、SBDDの逐次処理に対するオーバーヘッドを最小にしつつ、十分な並列性を引き出すことを目指している。さらに本手法を我々が開発している高並列データ駆動計算機EM-4プロトタイプ上に実現し、評価を行なった。以下、2節では共有二分決定グラフの並列処理手法について、3節ではEM-4を概観した上で本手法の実現について述べる。4節では本手法の評価を行なう。
- 一般社団法人情報処理学会の論文
- 1992-02-24
著者
関連論文
- 2000-ARC-139-26 MIPSベースマルチレッドプロセッサのFPGAによる実装と評価
- カーネルモジュールを用いた通信端点における侵入検知システム(OS-2:カーネルとネットワーク,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- Packrat Parsingのメモリ効率の改善手法
- 3ZL-8 通信端点における侵入検知システムのカーネルモジュールを用いた実装手法(情報爆発時代における安全,安心ネットワーク技術,学生セッション,「情報爆発」時代に向けた新しいIT基盤技術)
- データ駆動計算機のアーキテクチャ最適化に関する考察
- データ駆動計算機EM-4の負荷分散
- データ駆動計算機EM-4のパイプライン構成
- データ駆動計算機EM-4のプロトタイプの構成
- データ駆動計算機EM-4における待ち合せ機構
- データ駆動計算機EM-4における要素プロセッサのシングルチップ化の検討
- 分散メモリ型並列計算機のための可変インターリーブ・ファイルシステムの構成
- データ駆動型計算機CYBERFLOWにおける並列2次記憶
- Crusoeがんばれ(インタラクティブ・エッセイ)
- 特集「計算機ベンチマークの最新動向」の編集にあたって
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの評価
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 細粒度通信機構を持つ並列計算機EM-Xにおける共有メモリプログラムの効率的実行
- 並列計算機EM-Xの細粒度通信機構を用いた共有メモリベンチマークの実行
- 並列計算機EM-Xの細粒度通信機構を用いた共有メモリベンチマークの実行
- 並列計算機ノードプロセッサのFPGAを用いた実装と評価
- 並列計算機用要素プロセッサの細粒度同期機構におけるキャッシュ方式の検討
- ウェーブフロント型並列処理における分散メモリ型並列計算機の通信機構の評価 (並列処理)
- リモートメモリ書き込みを用いたMPIの効率的実装 (並列処理)
- 細粒度並列計算機EM-Xにおけるキャシュメモリアーキテクチャ
- マルチグレイン並列化コンパイラにおける臨界投機実行の効果について
- マルチグレイン並列化処理における臨界投機実行の適用
- 高並列計算機EM-Xの性能モニタリングツール
- 細粒度通信機構を持つ並列計算機EM-Xによる疎行列計算の性能評価
- 市販プロセッサとFPGAから構成される計算ノードをもつ実時間並列システムアーキテクチャ
- 辞書圧縮の概念を用いたNIDS向けパターンマッチングアーキテクチャ
- メモ化を用いた正規表現エンジンの実装
- 細粒度通信機構を用いたRadixソートの実行
- 行列演算ベンチマークを用いた並列計算機EM-Xの評価
- 投機的実行研究の最新動向とタスク間投機的実行の有効性
- 細粒度通信機構をもつ並列計算機EM-Xによる疎行列問題の並列処理
- RWC-1のシステム構成と基本動作
- Unlimited Speculative Executionの制御オーバヘッド削減手法
- 高並列計算機EM-Xのリモートメモリ参照機構の評価
- 並列計算機EM-4の細粒度通信による共有メモリの実現とマルチスレッドによるレーテンシ隠蔽
- 並列計算機EM-4におけるマクロタスク間投機的実行の分散制御方式
- 並列計算機 EM-4 の並列プログラミング言語 EM-C
- ループ間DOACROSS方式の並列計算機EM-4上での評価
- 並列計算機EM-Xのプロセッサ・ネットワークインターフェースの最適化の検討
- 多段先行評価方式の並列計算機EM-4上での予備評価
- EM-Cによるニューラルネットワークの実現
- EM-Cによる共有二分決定グラフの並列処理
- EM-Cによる粒度最適化の検討
- EM-Cによるアクティビティ分散方式の検討
- 並列計算機EM-4の並列プログラミング言語画EM-C
- インプリサイス計算を用いた柔軟なリアルタイムシステムの構築を目指して
- Java環境における粗粒度インクリメンタルGCの設計
- 分散共有メモリ型並列計算機における1重Doacross型ループの実行時間算出法
- 4P-7 キャッシュ量を動的に変化させるメモ化手法(プログラミング言語,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 4P-5 Packrat Parsingを用いたRubyの構文解析(プログラミング言語,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- 組込/分散/実時間用JavaにおけるGC及びスケジューリング機構の設計
- 組込/分散/実時間用JavaにおけるGC及びスケジューリング機構の設計
- FTS2000-22 多段網において優先度逆転を抑制するための熱心な優先度先送り方式の提案と評価
- インプリサイス実時間スケジューリングの予備的性能評価
- 並列・分散をめざした実時間組込み用Javaの基本設計
- データ圧縮技術によるNFAパターンマッチング回路の効率的実現手法(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- NIDSにおけるNFAパターンマッチング回路の設計と試作(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 論理回路エミュレータを用いた細粒度並列計算機の評価
- 可変精度の実時間タスクを重要度により制御するインプリサイススケジューリングの考察
- 組込みから並列・分散までの実時間Javaの統一環境の設計と実装
- 余剰FFと位相シフトクロックを利用したFPGA回路の低消費電力実装手法(VLSIシステム)
- スナップショット方式によるJavaのGCのリアルタイム化
- スナップショット方式によるJavaのGCのリアルタイム化(実時間処理に関するワークショップ(RTP2003)情報処理学会システムLSI設計技術研究会との合同ワークショップ : OS,GC)
- 粗粒度インクリメンタルGC
- 複数パイプライン・プロセッサの実時間性能評価
- リアルタイムシステムのハードウエア
- 実時間並列計算機CODAにおけるネットワーク性能の予備的評価
- 実時間処理向き並列ハードウェアエミュレータシステムの構成
- CODAプロセッサにおける実時間処理向きタスクスイッチの性能評価
- 実時間用並列計算機CODAのプロセッサアーキテクチャ
- 優先度先送り方式による実時間相互結合網用ルータチップの実現と性能
- 優先度先送り方式による実時間用相互結合網用ルータチップの性能評価
- 逐次プログラムの投機並列実行を行なう中間コードインタプリタの構成法
- 臨界投機実行のWWW情報検索への応用
- 並列計算機EM-4におけるマルチスレッドプログラミングモデルと性能評価
- データ駆動計算機EM-4における共有二分決定グラフの並列処理について
- データ駆動計算機EM-4における基本動作試験法
- データ駆動計算機EM-4プロトタイプのハードウェア構成
- データ駆動計算機EM-4プロトタイプのデバグ環境
- 高並列計算機EM-Xのアーキテクチャ
- データ駆動型シングルチッププロセッサEMC-Rの動作原理と実装 (並列処理)
- データ駆動計算機EM-4における資源管理の実現
- 超並列計算機RWC-1における同期機構
- 超並列計算機RWC-1の相互結合網
- 超並列計算機RWC-1における記憶構成
- 超並列計算機RWC-1における入出力機構
- 並列計算機EM-4/XのRICAによるメッセージ通信の実現
- 高並列計算機EM-4とその並列性能評価
- EM-4における適応型最適化方式
- EM-4における動的関数分散方式の評価
- データ駆動計算機EM-4プロトタイプにおけるソフトウェア体系
- データ駆動計算機EM-4プロトタイプにおける強連結化効果
- データ駆動計算機EM-4プロトタイプの性能評価
- データ駆動計算機EM-4プロトタイプの並列動作性能予備評価