余剰FFと位相シフトクロックを利用したFPGA回路の低消費電力実装手法(VLSIシステム)
スポンサーリンク
概要
- 論文の詳細を見る
FPGAにおける回路の低消費電力化は, バッテリー寿命の向上やチップ寿命の向上, 冷却装置の簡素化など多数のメリットがある.本研究では, 余剰FFを利用することによりFPGAの回路を簡単に低消費電力化させる手法を考案した.余剰FFを回路動作クロックと位相のずれたクロックで駆動させることにより, 容易に低消費電力化を可能とする.そして, 本手法をAES回路, DES回路, 乗算器回路に適用し低消費電力化の効果を検証した.その結果, 本手法によって最大でAES回路では70.67%, DES回路では15.69%, 8bit乗算器回路では4.43%, 16bit乗算器回路では28.54%の消費電力を消滅できた.
- 社団法人電子情報通信学会の論文
- 2005-07-01
著者
-
前田 敦司
筑波大学システム情報工学研究科
-
山口 喜教
筑波大学システム情報工学研究科
-
片下 敏宏
筑波大学システム情報工学研究科
-
片下 敏宏
産業技術総合研究所情報セキュリティ研究センター
-
前田 敦司
筑波大学大学院システム情報工学研究科
-
山口 善教
電子技術総合研究所
関連論文
- 2000-ARC-139-26 MIPSベースマルチレッドプロセッサのFPGAによる実装と評価
- 超高精細映像に対応したバーサタイルメディアプロセッサ : スケーラブルな並列映像オーバレイエンジン(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超高精細映像に対応したバーサタイルメディアプロセッサ--スケーラブルな並列映像オーバレイエンジン (コンシューマエレクトロニクス)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- カーネルモジュールを用いた通信端点における侵入検知システム(OS-2:カーネルとネットワーク,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- Packrat Parsingのメモリ効率の改善手法
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 高速ネットワークフィルタリング装置のアーキテクチャ
- 10 Gigabit Ethernet用の軽量かつ高速なCRC-32回路の実装(ディペンダブルソフトウェアとネットワーク及び一般)
- ネットワークフィルタリング試験装置の試作
- ネットワークフィルタリング試験装置の試作(ネットワーク, 組込技術とネットワークに関するワークショップ)
- 3ZL-8 通信端点における侵入検知システムのカーネルモジュールを用いた実装手法(情報爆発時代における安全,安心ネットワーク技術,学生セッション,「情報爆発」時代に向けた新しいIT基盤技術)
- データ駆動計算機のアーキテクチャ最適化に関する考察
- 暗号モジュールの安全な実装を目指して--サイドチャネル攻撃の標準評価環境の構築
- 細粒度通信機構を持つ並列計算機EM-Xにおける共有メモリプログラムの効率的実行
- 並列計算機EM-Xの細粒度通信機構を用いた共有メモリベンチマークの実行
- 並列計算機EM-Xの細粒度通信機構を用いた共有メモリベンチマークの実行
- 並列計算機ノードプロセッサのFPGAを用いた実装と評価
- 並列計算機用要素プロセッサの細粒度同期機構におけるキャッシュ方式の検討
- ウェーブフロント型並列処理における分散メモリ型並列計算機の通信機構の評価 (並列処理)
- リモートメモリ書き込みを用いたMPIの効率的実装 (並列処理)
- 細粒度並列計算機EM-Xにおけるキャシュメモリアーキテクチャ
- マルチグレイン並列化コンパイラにおける臨界投機実行の効果について
- マルチグレイン並列化処理における臨界投機実行の適用
- 細粒度通信機構を持つ並列計算機EM-Xによる疎行列計算の性能評価
- 市販プロセッサとFPGAから構成される計算ノードをもつ実時間並列システムアーキテクチャ
- 辞書圧縮の概念を用いたNIDS向けパターンマッチングアーキテクチャ
- メモ化を用いた正規表現エンジンの実装
- 細粒度通信機構を用いたRadixソートの実行
- 行列演算ベンチマークを用いた並列計算機EM-Xの評価
- 投機的実行研究の最新動向とタスク間投機的実行の有効性
- 細粒度通信機構をもつ並列計算機EM-Xによる疎行列問題の並列処理
- Unlimited Speculative Executionの制御オーバヘッド削減手法
- 高並列計算機EM-Xのリモートメモリ参照機構の評価
- FPGA上のArbiter PUFの定量的性能評価(リコンフィギャラブル応用2)
- Java環境における粗粒度インクリメンタルGCの設計
- 4P-7 キャッシュ量を動的に変化させるメモ化手法(プログラミング言語,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 4P-5 Packrat Parsingを用いたRubyの構文解析(プログラミング言語,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 近磁界測定によるサイドチャネル評価実験(デザインガイア2010 : VLSI設計の新しい大地)
- サイドチャネル攻撃対策手法の評価環境の構築(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- 確率密度関数の推定法とMIA成功率に関する一考察(デザインガイア2010 : VLSI設計の新しい大地)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- 並列・分散をめざした実時間組込み用Javaの基本設計
- データ圧縮技術によるNFAパターンマッチング回路の効率的実現手法(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- NIDSにおけるNFAパターンマッチング回路の設計と試作(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 専用ハードウェアによるART-Linuxの高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発
- 専用ハードウェアによる ART-Linux の高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- シフト事後処理を用いたPUF基盤認証システムの精度評価(デザインガイア2010 : VLSI設計の新しい大地)
- 余剰FFと位相シフトクロックを利用したFPGA回路の低消費電力実装手法(VLSIシステム)
- スナップショット方式によるJavaのGCのリアルタイム化
- スナップショット方式によるJavaのGCのリアルタイム化(実時間処理に関するワークショップ(RTP2003)情報処理学会システムLSI設計技術研究会との合同ワークショップ : OS,GC)
- 粗粒度インクリメンタルGC
- Ruby用仮想マシンYARVにおける並列実行スレッドの実装
- Ruby用仮想マシンYARVの実装と評価
- Virtex-5上の動的部分再構成暗号回路の消費電力評価 (リコンフィギャラブルシステム)
- 3ZL-7 軽量ネットワークIDS向け検知ルール圧縮法の提案(情報爆発時代における安全,安心ネットワーク技術,学生セッション,「情報爆発」時代に向けた新しいIT基盤技術)
- 通信端点における軽量侵入検知モジュールの試作(ネットワーク技術,わくわくする先端的コンピュータシステム技術と一般)
- 暗号通信パケットストリームのn-gram予測によるFPGA動的再構成手法とその評価(リコンフィギャラブルシステム)
- 暗号通信パケットストリームの n-gram 予測によるFPGA動的再構成手法とその評価
- 暗号通信リクエスト予測によるFPGA動的再構成タイミング決定手法(リコンフィギャラブル応用II)
- 暗号通信におけるリクエスト予測を用いたFPGA再構成オーバヘッドの低減手法(FPGA応用)
- FPGAの動的書き換えシステムを用いた暗号通信のモデルとその性能評価(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- FPGA/ソフトウェア協調処理による侵入検知システムの提案
- 2M-1 パイプライン構造を有するNFAハイブリッドアーキテクチャにおける正規表現パターンの実装と評価(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- NIDS向けNFAハイブリッドパターンマッチング回路の効率化(ハードウェアアクセラレーション,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ)
- 1ZB-1 辞書化回路と遅延FFを利用したNFAパターンマッチング回路の最適化手法(セキュリティ(1),学生セッション,セキュリティ)
- 3ZL-9 通信端点におけるTCPレベル侵入検知モジュールの実装(情報爆発時代における安全,安心ネットワーク技術,学生セッション,「情報爆発」時代に向けた新しいIT基盤技術)
- Ajax実装のためのJavaServlet上のライブラリの提案
- Scheme言語によるXMLデータ処理の効率化
- プログラミング言語Onionの設計と実装
- 小型ソフトコア基板用 USB インタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- メモ化表へのプリフェッチによるPackrat Parserの並列化
- 例外処理と2返戻値法を用いた効率的な継続の実現法
- CPU使用率とメモリのプロセス間交換に基づく動的なスループット向上手法
- 最適化Packrat Parserの空間計算量の計算手法の提案
- Scheme言語によるリスト構造に特化したXMLデータ処理の効率化と記述性の向上
- 確率密度関数の推定法とMIA成功率に関する一考察
- ページ遷移を直接記述できるWebスクリプティングシステム
- Java 環境における粗粒度インクリメンタルGCの設計
- 項書き換え系を用いたハードウェア生成システムのプロトタイプ実装(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- インクリメンタルなメジャーコレクションを行う世代別GC
- Schemeインタプリタにおける仮想マシンアーキテクチャの最適化
- シフト事後処理を用いたPUF基盤認証システムの精度評価
- 近磁界測定によるサイドチャネル評価実験
- Virtex-5上の動的部分再構成暗号回路の消費電力評価(低消費電力化)
- Java vs C# : 競争原理はプログラミング言語にも働くか?(インタラクティブ・エッセイ)
- 闇よ落ちるなかれ(インタラクティブ・エッセイ)
- 東日本大震災時の筑波大学情報インフラにおける対応と課題
- 「情報処理学会論文誌 : プログラミング」の編集について
- モバイルアプリケーションのための階層キーバリューストア