Virtex-5上の動的部分再構成暗号回路の消費電力評価(低消費電力化)
スポンサーリンク
概要
- 論文の詳細を見る
Virtex-5 FPGAの動的部分再構成(Dynamic Partial Reconfiguration: DPR)を利用し,複数の暗号モジュールを切り替えて実装することで,回路面積や消費電力がどの程度削減可能であるか評価する.今回,6つの国際標準共通鍵ブロック暗号モジュール(AES, Camellia, SEED, TDEA, MISTYI, CAST-128)を,同時に実装した場合とDPRにより切り替えて実装した場合の消費電力やリソース使用量を評価した.実験の結果,DPRを利用した暗号回路はDPRを利用しない回路と比較してリソース使用量を67%削減でき,消費エネルギーを約6〜9%削減することが可能であることが示された.
- 2011-05-05
著者
-
佐藤 証
独立行政法人産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
独立行政法人産業技術総合研究所
-
佐藤 証
産業技術総合研究所
-
片下 敏宏
筑波大学システム情報工学研究科
-
片下 敏宏
産業技術総合研究所情報セキュリティ研究センター
-
佐藤 証
産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
中央大 研究開発機構
-
佐藤 証
(独)産業技術総合研究所 情報セキュリティ研究センター
-
堀 洋平
(独)産業技術総合研究所 情報セキュリティ研究センター
-
片下 敏宏
(独)産業技術総合研究所 情報セキュリティ研究センター
-
佐藤 証
(独)産業技術総合研究所
関連論文
- 暗号モジュールへのサイドチャネル攻撃とその安全性評価の動向(マルチメディア情報ハイディング技術とその応用論文)
- 部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証(応用1)
- 超高精細映像に対応したバーサタイルメディアプロセッサ : スケーラブルな並列映像オーバレイエンジン(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超高精細映像に対応したバーサタイルメディアプロセッサ--スケーラブルな並列映像オーバレイエンジン (コンシューマエレクトロニクス)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- FPGAを用いたコンテンツ保護システムの設計と開発(ソフトウェア・著作権保護,情報システムを支えるコンピュータセキュリティ技術の再考)
- RSA暗号プロセッサのFPGA実装に対する平文選択型SPAの評価(応用技術,リコンフィギャラブルシステムとその応用論文)
- 暗号モジュールへのサイドチャネル攻撃とその安全性評価の動向
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 磁性薄膜を用いた暗号LSIのサイドチャンネルアタック抑制法とその効果検証
- オンチップ集積化マイクロ磁界プローブを用いた暗号LSIの近傍磁界計測(放送/一般)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 高速ネットワークフィルタリング装置のアーキテクチャ
- 10 Gigabit Ethernet用の軽量かつ高速なCRC-32回路の実装(ディペンダブルソフトウェアとネットワーク及び一般)
- ネットワークフィルタリング試験装置の試作
- ネットワークフィルタリング試験装置の試作(ネットワーク, 組込技術とネットワークに関するワークショップ)
- 暗号モジュールの電磁的な情報漏洩の解析
- RSA暗号プロセッサ自動生成システムの設計と評価
- 暗号モジュールの安全な実装を目指して--サイドチャネル攻撃の標準評価環境の構築
- オンチップ集積化マイクロ磁界プローブを用いた暗号LSIの近傍磁界計測(放送/一般)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価(一般:情報通信基礎サブソサイエティ合同研究会)
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価(一般:情報通信基礎サブソサイエティ合同研究会)
- RC-003 RSA暗号プロセッサジェネレータの設計と評価(ハードウェア・アーキテクチャ,査読付き論文)
- ハッシュ関数Whirlpoolの高スケーラブル回路アーキテクチャ
- FPGA上のArbiter PUFの定量的性能評価(リコンフィギャラブル応用2)
- L-008 AESのハードウェア実装に対するテンプレート攻撃(ネットワーク・セキュリティ,一般論文)
- L-007 周波数領域での暗号モジュールの電力解析(ネットワーク・セキュリティ,一般論文)
- 近磁界測定によるサイドチャネル評価実験(デザインガイア2010 : VLSI設計の新しい大地)
- サイドチャネル攻撃対策手法の評価環境の構築(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- 確率密度関数の推定法とMIA成功率に関する一考察(デザインガイア2010 : VLSI設計の新しい大地)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- データ圧縮技術によるNFAパターンマッチング回路の効率的実現手法(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- NIDSにおけるNFAパターンマッチング回路の設計と試作(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 専用ハードウェアによるART-Linuxの高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発
- 専用ハードウェアによる ART-Linux の高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- シフト事後処理を用いたPUF基盤認証システムの精度評価(デザインガイア2010 : VLSI設計の新しい大地)
- 余剰FFと位相シフトクロックを利用したFPGA回路の低消費電力実装手法(VLSIシステム)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- GCMモードの並列高速ハードウェア実装(セキュリティ,マルチメディア,分散,協調とモバイル(DICOMO2006))
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 論理プログラマブルデバイスの保護アーキテクチャ(組込技術とネットワークに関するワークショップETNET2006)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- Virtex-5上の動的部分再構成暗号回路の消費電力評価 (リコンフィギャラブルシステム)
- 小型ソフトコア基板用 USB インタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 確率密度関数の推定法とMIA成功率に関する一考察
- ハッシュ関数Luffaのハードウェア実装
- シフト事後処理を用いたPUF基盤認証システムの精度評価
- 近磁界測定によるサイドチャネル評価実験
- Virtex-5上の動的部分再構成暗号回路の消費電力評価(低消費電力化)
- FPGAの部分書換方式を用いたコンテンツ保護システムの検討(FRGA応用,リコンフィギャラブルシステム,一般)
- 論理プログラマブルデバイスの保護アーキテクチャ(組込技術とネットワークに関するワークショップETNET2006)
- 論理プログラマブルデバイスの保護アーキテクチャ(組込技術とネットワークに関するワークショップETNET2006)
- 暗号ハードウェアの実装性能と物理的安全性評価(暗号と情報セキュリティ実装技術論文)
- 国際会議CHES 2011報告
- 暗号ハードウェアの実装性能と物理的安全性評価
- 暗号デバイスへの物理的攻撃と防御の実際(一般:情報通信基礎サブソサイエティとの合同研究会)
- 暗号デバイスへの物理的攻撃と防御の実際(一般:情報通信基礎サブソサイエティとの合同研究会)
- 暗号デバイスへの物理的攻撃と防御の実際(一般:情報通信基礎サブソサイエティとの合同研究会)
- 国際会議CHES 2011報告
- Kintex-7 FPGA上のPhysical Unclonable Functionの特性評価(FPGA応用(2),リコンフィギャラブルシステム,一般)