近磁界測定によるサイドチャネル評価実験(デザインガイア2010 : VLSI設計の新しい大地)
スポンサーリンク
概要
- 論文の詳細を見る
暗号を実装したデバイスの発生する消費電力や電磁波を計測し,内部の秘密情報を非破壊的に解析するサイドチャネル攻撃と呼ばれる物理攻撃が注視されており,暗号モジュールの安全性評価基準にも評価項目として取り入れる改訂が進められている.これまでデバイスの設計においては,消費電力や放射電磁波の量が着目されていたが,今後,そこに含まれる漏洩情報の評価も重要となると考えられる.我々はサイドチャネル攻撃の評価実験向けFPGAボードを開発しており,消費電力解析の研究を進めている.FPGAの電源電圧変動の測定は容易となっている一方,電磁波解析では情報を多く含む測定位置の特定が課題となっている.そこで本稿では有効な測定個所の特定に向けて,実装配置個所が指定可能なFPGAを利用して予備的な実験を行った.実験ではAES暗号回路の配置個所を変化させながら磁界測定を行い,測定磁場の強度の変化を確認した.
- 2010-11-23
著者
-
佐藤 証
独立行政法人産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
独立行政法人産業技術総合研究所
-
片下 敏宏
産業技術総合研究所
-
佐藤 証
産業技術総合研究所
-
片下 敏宏
筑波大学システム情報工学研究科
-
片下 敏宏
産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
中央大学研究開発機構
-
佐藤 証
産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
産業技術総合研究所情報技術研究部門
-
堀 洋平
産業技術総合研究所情報セキュリティ研究センター
-
堀 洋平
中央大 研究開発機構
-
堀 洋平
産業技術総合研究所
関連論文
- 暗号モジュールへのサイドチャネル攻撃とその安全性評価の動向(マルチメディア情報ハイディング技術とその応用論文)
- 部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証(応用1)
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価 (情報セキュリティ)
- 超高精細映像に対応したバーサタイルメディアプロセッサ : スケーラブルな並列映像オーバレイエンジン(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超高精細映像に対応したバーサタイルメディアプロセッサ--スケーラブルな並列映像オーバレイエンジン (コンシューマエレクトロニクス)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- FPGAを用いたコンテンツ保護システムの設計と開発(ソフトウェア・著作権保護,情報システムを支えるコンピュータセキュリティ技術の再考)
- RSA暗号プロセッサのFPGA実装に対する平文選択型SPAの評価(応用技術,リコンフィギャラブルシステムとその応用論文)
- 暗号モジュールへのサイドチャネル攻撃とその安全性評価の動向
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 磁性薄膜を用いた暗号LSIのサイドチャンネルアタック抑制法とその効果検証
- オンチップ集積化マイクロ磁界プローブを用いた暗号LSIの近傍磁界計測(放送/一般)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- Performance evaluation for PUF-based authentication systems with shift post-processing (リコンフィギャラブルシステム)
- 確率密度関数の推定法とMIA成功率に関する一考察 (リコンフィギャラブルシステム)
- 近磁界測定によるサイドチャネル評価実験 (リコンフィギャラブルシステム)
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 高速ネットワークフィルタリング装置のアーキテクチャ
- 10 Gigabit Ethernet用の軽量かつ高速なCRC-32回路の実装(ディペンダブルソフトウェアとネットワーク及び一般)
- ネットワークフィルタリング試験装置の試作
- ネットワークフィルタリング試験装置の試作(ネットワーク, 組込技術とネットワークに関するワークショップ)
- 暗号モジュールの電磁的な情報漏洩の解析
- RSA暗号プロセッサ自動生成システムの設計と評価
- 暗号モジュールの安全な実装を目指して--サイドチャネル攻撃の標準評価環境の構築
- オンチップ集積化マイクロ磁界プローブを用いた暗号LSIの近傍磁界計測(放送/一般)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- リコンフィギュアラブルシステムREXへの並列計算機EM-Xの実装
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの評価
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- 大容量FPGAの応用によるマルチプロセッサエミュレーションシステムの開発
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価(一般:情報通信基礎サブソサイエティ合同研究会)
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価(一般:情報通信基礎サブソサイエティ合同研究会)
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価(一般:情報通信基礎サブソサイエティ合同研究会)
- RC-003 RSA暗号プロセッサジェネレータの設計と評価(ハードウェア・アーキテクチャ,査読付き論文)
- ハッシュ関数Whirlpoolの高スケーラブル回路アーキテクチャ
- FPGA上のArbiter PUFの定量的性能評価(リコンフィギャラブル応用2)
- L-008 AESのハードウェア実装に対するテンプレート攻撃(ネットワーク・セキュリティ,一般論文)
- L-007 周波数領域での暗号モジュールの電力解析(ネットワーク・セキュリティ,一般論文)
- 近磁界測定によるサイドチャネル評価実験(デザインガイア2010 : VLSI設計の新しい大地)
- サイドチャネル攻撃対策手法の評価環境の構築(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- 確率密度関数の推定法とMIA成功率に関する一考察(デザインガイア2010 : VLSI設計の新しい大地)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- データ圧縮技術によるNFAパターンマッチング回路の効率的実現手法(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- NIDSにおけるNFAパターンマッチング回路の設計と試作(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- ネットワークフィルタリング装置向け試験装置の評価(組込技術とネットワークに関するワークショップETNET2006)
- 専用ハードウェアによるART-Linuxの高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 小型ソフトコア基板用USBインタフェースの開発
- 専用ハードウェアによる ART-Linux の高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- シフト事後処理を用いたPUF基盤認証システムの精度評価(デザインガイア2010 : VLSI設計の新しい大地)
- 余剰FFと位相シフトクロックを利用したFPGA回路の低消費電力実装手法(VLSIシステム)
- 動作合成による暗号回路の生成と性能評価(高信頼化技術・設計技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- GCMモードの並列高速ハードウェア実装(セキュリティ,マルチメディア,分散,協調とモバイル(DICOMO2006))
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 論理プログラマブルデバイスの保護アーキテクチャ(組込技術とネットワークに関するワークショップETNET2006)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- FPGAの自己動的再構成を利用したシステムの設計と開発(FPGAとその応用及び一般)
- Virtex-5上の動的部分再構成暗号回路の消費電力評価 (リコンフィギャラブルシステム)
- 小型ソフトコア基板用 USB インタフェースの開発(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- サイドチャネル攻撃標準評価ボードを用いたCPAとMIAの比較評価
- 確率密度関数の推定法とMIA成功率に関する一考察
- ハッシュ関数Luffaのハードウェア実装
- シフト事後処理を用いたPUF基盤認証システムの精度評価
- 近磁界測定によるサイドチャネル評価実験
- Virtex-5上の動的部分再構成暗号回路の消費電力評価(低消費電力化)
- FPGAの部分書換方式を用いたコンテンツ保護システムの検討(FRGA応用,リコンフィギャラブルシステム,一般)
- 論理プログラマブルデバイスの保護アーキテクチャ(組込技術とネットワークに関するワークショップETNET2006)
- 論理プログラマブルデバイスの保護アーキテクチャ(組込技術とネットワークに関するワークショップETNET2006)
- 暗号ハードウェアの実装性能と物理的安全性評価(暗号と情報セキュリティ実装技術論文)
- 国際会議CHES 2011報告
- 暗号ハードウェアの実装性能と物理的安全性評価
- 国際会議CHES 2011報告
- 8.4 LSI設計時の耐タンパ性検証手法(第8章:セキュリティ,ディペンダブルVLSIシステム)
- Kintex-7 FPGA上のPhysical Unclonable Functionの特性評価(FPGA応用(2),リコンフィギャラブルシステム,一般)